SSD1306

Advance Information

128 x 64 Dot Matrix
OLED/PLED Segment/Common Driver with Controller

This document contains information on a new product. Specifications and information herein are subject to change without notice.

 Copyright © 2008 **Solomon Systech Limited**

SSD1306

提前信息

128 x 64 点阵 OLED/PLED 段/公共驱动器带控制器

本文件包含有关新产品的信息。此处的规格和信息如有更改，恕不另行通知
通知。

 版权所有 © 2008 索罗门系统有限公司

CONTENTS

1 GENERAL DESCRIPTION 6

2 FEATURES 6

3 ORDERING INFORMATION 6

4 BLOCK DIAGRAM 7

5 DIE PAD FLOOR PLAN 8

6 PIN ARRANGEMENT 11

6.1 SSD1306TR1 PIN ASSIGNMENT 11

7 PIN DESCRIPTION 13

8 FUNCTIONAL BLOCK DESCRIPTIONS 15

8.1 MCU INTERFACE SELECTION 15
8.1.1 MCU Parallel 6800-series Interface 15
8.1.2 MCU Parallel 8080-series Interface 16
8.1.3 MCU Serial Interface (4-wire SPI) 17
8.1.4 MCU Serial Interface (3-wire SPI) 18
8.1.5 MCU I^2C Interface 19
8.2 COMMAND DECODER 22
8.3 OSCILLATOR CIRCUIT AND DISPLAY TIME GENERATOR 22
8.4 FR SYNCHRONIZATION 23
8.5 RESET CIRCUIT 23
8.6 SEGMENT DRIVERS / COMMON DRIVERS 24
8.7 GRAPHIC DISPLAY DATA RAM (GDDRAM) 25
8.8 SEG/COM DRIVING BLOCK 26
8.9 POWER ON AND OFF SEQUENCE 27

9 COMMAND TABLE 28

9.1 DATA READ / WRITE 33

10 COMMAND DESCRIPTIONS 34

10.1 FUNDAMENTAL COMMAND 34
10.1.1 Set Lower Column Start Address for Page Addressing Mode (00h~0Fh) 34
10.1.2 Set Higher Column Start Address for Page Addressing Mode (10h~1Fh) 34
10.1.3 Set Memory Addressing Mode (20h) 34
10.1.4 Set Column Address (21h) 35
10.1.5 Set Page Address (22h) 36
10.1.6 Set Display Start Line (40h~7Fh) 36
10.1.7 Set Contrast Control for BANK0 (81h) 36
10.1.8 Set Segment Re-map (A0h/A1h) 36
10.1.9 Entire Display ON (A4h/A5h) 37
10.1.10 Set Normal/Inverse Display (A6h/A7h) 37
10.1.11 Set Multiplex Ratio (A8h) 37
10.1.12 Set Display ON/OFF (AEh/AFh) 37
10.1.13 Set Page Start Address for Page Addressing Mode (B0h~B7h) 37
10.1.14 Set COM Output Scan Direction (C0h/C8h) 37
10.1.15 Set Display Offset (D3h) 37
10.1.16 Set Display Clock Divide Ratio/ Oscillator Frequency (D5h) 40
10.1.17 Set Pre-charge Period (D9h) 40
10.1.18 Set COM Pins Hardware Configuration (DAh) 40
10.1.19 Set V_{COMH} Deselect Level (DBh) 43

目录

1 概述.6

2 特点.6

3 订购信息.6

4 块图.7

5 模具板平面图.8

6针排列.11
6.1 SSD1306TR1 引脚分配.11

7 引脚说明.13

8 功能模块说明.15
8.1 15 8 1 1 6800 MCU 接口选择.MCU 并行-串行接口.15 8 1 2 8080 MCU 并行-串行接口.16 8 1 3 4 MCU 串行接口（-线 SPI）.17 8 1 4 3 MCU 串行接口（-线 SPI）.18 8 1 5 2 MCU I C 接口.19 8 2 命令解码器.

9 命令 D 表. **28**
9.1 数据 R E广告 / 撰写. 33

10 命令说明.34
10.
1 34 基
10 1 1 00 ~0

本命令.设置页面寻址模式的低列起始地址 (h Fh).

34 . .
10 1 2 10 ~1
设置页面寻址模式的高列起始地址 (h Fh).34 10 1 3 20 . . 设置内存寻址模式 (h).34 10 1 4 21 . . 设置列地址 (h).35 10 1 5 22 . . 设置页地址 (h).

36 . .
10 1 6 40 ~7
设置显示起始行 (h Fh).

10.1.20 NOP (E3h) *43*
10.1.21 Status register Read *43*
10.2 GRAPHIC ACCELERATION COMMAND 44
10.2.1 Horizontal Scroll Setup (26h/27h) *44*
10.2.2 Continuous Vertical and Horizontal Scroll Setup (29h/2Ah) *45*
10.2.3 Deactivate Scroll (2Eh) *46*
10.2.4 Activate Scroll (2Fh) *46*
10.2.5 Set Vertical Scroll Area(A3h) *46*

11 MAXIMUM RATINGS 47

12 DC CHARACTERISTICS 48

13 AC CHARACTERISTICS 49

14 APPLICATION EXAMPLE 55

15 PACKAGE INFORMATION 56

15.1 SSD1306TR1 DETAIL DIMENSION 56
15.2 SSD1306Z DIE TRAY INFORMATION 58

10 43 10 1 20 3 1 21 .. NOP (E h).状态寄存器读取.43 10 2 .. 图形加速命令.44 10 2 1 26 27 .. 水平滚动设置 (h/ h).44 10 2 2 29 2 .. 连续垂直和水平滚动设置 (h/ Ah).45 10 2 3 2 .. 停用滚动 (Eh).46 10 2 4 2 .. 激活滚动 (Fh).....

11 最大额定值.47

12 直流特性.48

13交流电特性.49

14 应用示例.55

15 包装信息.56

15 56 15 1 1306 1 2 1306 58。SSD TR 详细尺寸.SSD Z 压模托盘信息.

TABLES

TABLE 5-1 : SSD1306Z BUMP DIE PAD COORDINATES 10
TABLE 6-1 : SSD1306TR1 PIN ASSIGNMENT TABLE 12
TABLE 7-1 : MCU BUS INTERFACE PIN SELECTION 14
TABLE 8-1 : MCU INTERFACE ASSIGNMENT UNDER DIFFERENT BUS INTERFACE MODE 15
TABLE 8-2 : CONTROL PINS OF 6800 INTERFACE 15
TABLE 8-3 : CONTROL PINS OF 8080 INTERFACE 17
TABLE 8-4 : CONTROL PINS OF 4-WIRE SERIAL INTERFACE 17
TABLE 8-5 : CONTROL PINS OF 3-WIRE SERIAL INTERFACE 18
TABLE 9-1: COMMAND TABLE 28
TABLE 9-2 : READ COMMAND TABLE 33
TABLE 9-3 : ADDRESS INCREMENT TABLE (AUTOMATIC) 33
TABLE 10-1 : EXAMPLE OF SET DISPLAY OFFSET AND DISPLAY START LINE WITH NO REMAP 38
TABLE 10-2 :EXAMPLE OF SET DISPLAY OFFSET AND DISPLAY START LINE WITH REMAP 39
TABLE 10-3 : COM PINS HARDWARE CONFIGURATION 40
TABLE 11-1 : MAXIMUM RATINGS (VOLTAGE REFERENCED TO VSS) 47
TABLE 12-1 : DC CHARACTERISTICS 48
TABLE 13-1 : AC CHARACTERISTICS 49
TABLE 13-2 : 6800-SERIES MCU PARALLEL INTERFACE TIMING CHARACTERISTICS 50
TABLE 13-3 : 8080-SERIES MCU PARALLEL INTERFACE TIMING CHARACTERISTICS 51
TABLE 13-4 : 4-WIRE SERIAL INTERFACE TIMING CHARACTERISTICS 52
TABLE 13-5 : 3-WIRE SERIAL INTERFACE TIMING CHARACTERISTICS 53
TABLE 13-6 :I^2C INTERFACE TIMING CHARACTERISTICS 54

表格

表 5-1：SSD1306Z 焊点芯片垫坐标.10 表 6-1：SSD1306TR1 引脚分配表.12 表 7-1：MCU 总线接口引脚选择.14 表 8-1：不同总线接口模式下的 MCU 接口分配.15 表 8-2：6800 接口控制引脚.15 表 8-3：8080 接口控制引脚.17 表 8-4：4 线串行接口控制引脚.

FIGURES

FIGURE 4-1 SSD1306 BLOCK DIAGRAM 7
FIGURE 5-1 : SSD1306Z DIE DRAWING 8
FIGURE 5-2 : SSD1306Z ALIGNMENT MARK DIMENSIONS 9
FIGURE 6-1 : SSD1306TR1 PIN ASSIGNMENT 11
FIGURE 7-1 PIN DESCRIPTION 13
FIGURE 8-1 : DATA READ BACK PROCEDURE - INSERTION OF DUMMY READ 16
FIGURE 8-2 : EXAMPLE OF WRITE PROCEDURE IN 8080 PARALLEL INTERFACE MODE 16
FIGURE 8-3 : EXAMPLE OF READ PROCEDURE IN 8080 PARALLEL INTERFACE MODE 16
FIGURE 8-4 : DISPLAY DATA READ BACK PROCEDURE - INSERTION OF DUMMY READ 17
FIGURE 8-5 : WRITE PROCEDURE IN 4-WIRE SERIAL INTERFACE MODE 18
FIGURE 8-6 : WRITE PROCEDURE IN 3-WIRE SERIAL INTERFACE MODE 18
FIGURE 8-7 : I^2C-BUS DATA FORMAT 20
FIGURE 8-8 : DEFINITION OF THE START AND STOP CONDITION 21
FIGURE 8-9 : DEFINITION OF THE ACKNOWLEDGEMENT CONDITION 21
FIGURE 8-10 : DEFINITION OF THE DATA TRANSFER CONDITION 21
FIGURE 8-11 : OSCILLATOR CIRCUIT AND DISPLAY TIME GENERATOR 22
FIGURE 8-12 : SEGMENT OUTPUT WAVEFORM IN THREE PHASES 24
FIGURE 8-13 : GDDRAM PAGES STRUCTURE OF SSD1306 25
FIGURE 8-14 : ENLARGEMENT OF GDDRAM (NO ROW RE-MAPPING AND COLUMN-REMAPPING) 25
FIGURE 8-15 : I_{REF} CURRENT SETTING BY RESISTOR VALUE 26
FIGURE 8-16 : THE POWER ON SEQUENCE 27
FIGURE 8-17 : THE POWER OFF SEQUENCE 27
FIGURE 10-1 : ADDRESS POINTER MOVEMENT OF PAGE ADDRESSING MODE 34
FIGURE 10-2 : EXAMPLE OF GDDRAM ACCESS POINTER SETTING IN PAGE ADDRESSING MODE (NO ROW AND COLUMN-REMAPPING) 34
FIGURE 10-3 : ADDRESS POINTER MOVEMENT OF HORIZONTAL ADDRESSING MODE 35
FIGURE 10-4 : ADDRESS POINTER MOVEMENT OF VERTICAL ADDRESSING MODE 35
FIGURE 10-5 : EXAMPLE OF COLUMN AND ROW ADDRESS POINTER MOVEMENT 36
FIGURE 10-6 :TRANSITION BETWEEN DIFFERENT MODES 37
FIGURE 10-7 : HORIZONTAL SCROLL EXAMPLE: SCROLL RIGHT BY 1 COLUMN 44
FIGURE 10-8 : HORIZONTAL SCROLL EXAMPLE: SCROLL LEFT BY 1 COLUMN 44
FIGURE 10-9 : HORIZONTAL SCROLLING SETUP EXAMPLE 44
FIGURE 10-10 : CONTINUOUS VERTICAL AND HORIZONTAL SCROLLING SETUP EXAMPLE 45
FIGURE 13-1 : 6800-SERIES MCU PARALLEL INTERFACE CHARACTERISTICS 50
FIGURE 13-2 : 8080-SERIES PARALLEL INTERFACE CHARACTERISTICS 51
FIGURE 13-3 : 4-WIRE SERIAL INTERFACE CHARACTERISTICS 52
FIGURE 13-4 : 3-WIRE SERIAL INTERFACE CHARACTERISTICS 53
FIGURE 13-5 : I^2C INTERFACE TIMING CHARACTERISTICS 54
FIGURE 14-1 : APPLICATION EXAMPLE OF SSD1306Z 55
FIGURE 15-1 SSD1306TR1 DETAIL DIMENSION 56
FIGURE 15-2 : SSD1306Z DIE TRAY INFORMATION 58

数字

图 4-1 SSD1306 块图.7 图 5-1 : SSD1306Z 芯片示意图.8 图 5-2 : SSD1306Z 对齐标记尺寸.9 图 6-1 : SSD1306TR1 引脚分配.11 图 7-1 引脚说明.13 图 8-1 : 数据回读流程 - 插入虚拟读取.16 图 8-2 : 8080 并行写入流程示例

图 10-2：页寻址模式下 GDDRAM 访问指针设置示例（无行列重映射）.34 图 10-3：水平寻址模式下的地址指针移动.35 图 10-4：垂直寻址模式下的地址指针移动.35 图 10-5：列和行地址指针移动示例.36 图 10-6：不同模式之间的转换.37 图 10-7：水平滚动示例：向右滚动 1 列.44 图 10-8：水平滚动示例：滚动

1 GENERAL DESCRIPTION

SSD1306 is a single-chip CMOS OLED/PLED driver with controller for organic / polymer light emitting diode dot-matrix graphic display system. It consists of 128 segments and 64commons. This IC is designed for Common Cathode type OLED panel.

The SSD1306 embeds with contrast control, display RAM and oscillator, which reduces the number of external components and power consumption. It has 256-step brightness control. Data/Commands are sent from general MCU through the hardware selectable 6800/8000 series compatible Parallel Interface, I^2C interface or Serial Peripheral Interface. It is suitable for many compact portable applications, such as mobile phone sub-display, MP3 player and calculator, etc.

2 FEATURES

- Resolution: 128 x 64 dot matrix panel
- Power supply
  - V_{DD} = 1.65V to 3.3V for IC logic
  - V_{CC} = 7V to 15V for Panel driving
- For matrix display
  - OLED driving output voltage, 15V maximum
  - Segment maximum source current: 100uA
  - Common maximum sink current: 15mA
  - 256 step contrast brightness current control
- Embedded 128 x 64 bit SRAM display buffer
- Pin selectable MCU Interfaces:
  - 8-bit 6800/8080-series parallel interface
  - 3 /4 wire Serial Peripheral Interface
  - I^2C Interface
- Screen saving continuous scrolling function in both horizontal and vertical direction
- RAM write synchronization signal
- Programmable Frame Rate and Multiplexing Ratio
- Row Re-mapping and Column Re-mapping
- On-Chip Oscillator
- Chip layout for COG & COF
- Wide range of operating temperature: -40°C to 85°C

3 ORDERING INFORMATION

Table 3-1: Ordering Information

Ordering Part Number	SEG	COM	Package Form	Reference	Remark
SSD1306Z	128	64	COG	8	○ Min SEG pad pitch : 47um ○ Min COM pad pitch : 40um ○ Die thickness: 300 +/- 25um
SSD1306TR1	104	48	TAB	11, 56	○ 35mm film, 4 sprocket hole, Folding TAB ○ 8-bit 80 / 8-bit 68 / SPI / I^2C interface ○ SEG, COM lead pitch 0.1mm x 0.997 =0.0997mm ○ Die thickness: 457 +/- 25um

1 总体描述

SSD1306 是一款单芯片 CMOS OLED/PLED 驱动器，带有用于有机/聚合物发光二极管点阵图形显示系统的控制器。它由 128 个段和 64 个公共端组成。该集成电路设计用于共阴极类型的 OLED 面板。

SSD1306 内置对比度控制、显示 RAM 和振荡器，减少了外部元件数量和功耗。它具有 256 级亮度控制。数据/命令可通过硬件可选择的 6800/8080 系列兼容并行接口、I^2C 接口或串行外设接口由普通 MCU 发送。它适用于许多紧凑型便携应用，如手机副显示屏、MP3 播放器和计算器等。

2 个特点

• 分辨率：128 x 64 点阵面板 • 电源 o
VDD = 1。IC逻辑电压为0.65V至3.3V o
VCC = 7 面板驱动电压为V至15V
• 用于矩阵显示或OLED驱动输出电压，最大15V；段
最大源电流：100uA；公共最大漏电流：15mA；256步
对比度亮度电流控制

• 嵌入式 128 x 64 位 SRAM 显示缓冲区 • 引
脚可选 MCU 接口：o 8 位 6800/8080 系列并行
接口 o 3/4 线串行外设接口 o I^2C 接口

• 屏幕保护连续滚动功能（水平和垂直方向）♣ RAM写入同步信号 ♣ 可编程帧率和
复用比 ♣ 行重映射和列重映射 ♣ 片上振荡器 • COG和COF的芯片布局 • 宽工作温
度范围：-40°C 至 85°C


3 订购信息

表 3-1：订购信息

订购零件号 SEG COM 封装形式 参考 备注					
SSD1306Z	128	64	COG	8	○ 最小 SEG 垫片间距：47微米 ○ 最小 COM 垫片间距：40微米 ○ 晶片厚度：300 +/- 25微米
SSD1306TR1	104	48	TAB	一千一百五十六	○ 35毫米胶片，4孔齿，折叠标签 ○ 8位 80 / 8位 68 / SPI / I^2C 接口 ○ SEG，COM 引脚 0.1 毫米 x 0.997 =0.0997毫米 ○ 晶片厚度：457 +/- 25微米


4 BLOCK DIAGRAM

Figure 4-1 SSD1306 Block Diagram




4 块图

图 4-1 SSD1306 块图



5 DIE PAD FLOOR PLAN

Figure 5-1 : SSD1306Z Die Drawing



Die size	6.76mm x 0.86mm
Die thickness	300 +/- 25um
Min I/O pad pitch	60um
Min SEG pad pitch	47um
Min COM pad pitch	40um
Bump height	Nominal 15um


Bump size	
Pad 1, 106, 124, 256	80um x 50um
Pad 2-18, 89-105, 107-123, 257-273	25ium x 80um
Pad 19-88	40um x 89um
Pad 125-255	31um x 59um
Pad 274-281 (TR pads)	30um x 50um

Alignment mark	Position	Size
+ shape	(-2973, 0)	75um x 75um
+ shape	(2973, 0)	75um x 75um
Circle	(2466.665, 7.575)	R37.5um, inner 18um
SSL Logo	(-2862.35, 144.82)	-

(For details dimension please see p.9)


Note

(1) Diagram showing the Gold bumps face up.
(2) Coordinates are referenced to center of the chip.
(3) Coordinate units and size of all alignment marks are in um.
(4) All alignment keys do not contain gold



5模具平面图

图 5-1：SSD1306Z 芯片布局图



芯片尺寸	6.76毫米 x 0.86毫米
模具厚度	300 +/- 25微米
最小 I/O 焊盘间距	60um
最小SEG垫间距	47um
最小COM垫间距	40um
碰撞高度	标称 15微米

凸起尺寸	
垫 1 ，106, 124, 256	80微米 x 50微米
页码 2-18, 89-105, 107-123, 257-273	25微米 x 80微米
垫 19-88	40微米 x 89微米
填充 125-255	31微米 x 59微米
垫片 274-281（TR 垫片）	30微米 x 50微米

对齐 mark	位置	Size
+ 形状	(-2973, 0)	75微米 x 75微米
+ 形状	(2973, 0)	75微米 x 75微米
圆	(2466.665, 7.575)	R37.5微米，内径18微米
SSL 标志	(-2862.35, 144.82)	-

（有关尺寸的详细信息，请参见第9页）

注释（1）

图示显示金凸点朝上。(2) 坐标以芯片中心为参考。(3) 所有对准标记的坐标单位和尺寸均为微米。(4) 所有对准键不含金







Figure 5-2 : SSD1306Z alignment mark dimensions



T shape




+ shape




Circle

*All units are in um


图 5-2：SSD1306Z 对齐标记尺寸



T形



+ shape



圆

*所有单位均为微米

Table 5-1 : SSD1306Z Bump Die Pad Coordinates

Pad no.	Pad Name	X-pos	Y-pos
1	NC	-3315	-377.5
2	VSS	-3084.77	-362.5
3	COM49	-3044.77	-362.5
4	COM50	-3004.77	-362.5
5	COM51	-2964.77	-362.5
6	COM52	-2924.77	-362.5
7	COM53	-2884.77	-362.5
8	COM54	-2844.77	-362.5
9	COM55	-2804.77	-362.5
10	COM56	-2764.77	-362.5
11	COM57	-2724.77	-362.5
12	COM58	-2684.77	-362.5
13	COM59	-2644.77	-362.5
14	COM60	-2604.77	-362.5
15	COM61	-2564.77	-362.5
16	COM62	-2524.77	-362.5
17	COM63	-2484.77	-362.5
18	VCOMH	-2444.77	-362.5
19	NC	-2334.965	-352.83
20	C2P	-2278.265	-352.83
21	C2P	-2218.265	-352.83
22	C2N	-2136.715	-352.83
23	C2N	-2055.465	-352.83
24	C1P	-1995.465	-352.83
25	C1P	-1904.115	-352.83
26	C1N	-1844.115	-352.83
27	C1N	-1762.865	-352.83
28	VBAT	-1679.31	-352.83
29	VBAT	-1619.31	-352.83
30	VBREF	-1537.51	-352.83
31	BGGND	-1477.51	-352.83
32	VCC	-1416.01	-352.83
33	VCC	-1356.01	-352.83
34	VCOMH	-1266.955	-352.83
35	VCOMH	-1206.955	-352.83
36	VLSS	-1125.155	-352.83
37	VLSS	-1043.355	-352.83
38	VLSS	-983.355	-352.83
39	VSS	-920	-352.83
40	VSS	-856	-352.83
41	VSS	-796	-352.83
42	VDD	-732.645	-352.83
43	VDD	-672.645	-352.83
44	BS0	-595.655	-352.83
45	VSS	-531.955	-352.83
46	BS1	-467.655	-352.83
47	VDD	-403.155	-352.83
48	VDD	-342.555	-352.83
49	BS2	-279.705	-352.83
50	VSS	-215.705	-352.83
51	FR	-151.955	-352.83
52	CL	-89.815	-352.83
53	VSS	-25.665	-352.83
54	CS#	38.635	-352.83
55	RES#	109.835	-352.83
56	D/C#	182.425	-352.83
57	VSS	246.125	-352.83
58	R/W#	310.425	-352.83
59	E	373.125	-352.83
60	VDD	457.175	-352.83
61	VDD	517.175	-352.83
62	D0	609.275	-352.83
63	D1	692.475	-352.83
64	D2	765.675	-352.83
65	D3	828.875	-352.83
66	VSS	890.325	-352.83
67	D4	951.275	-352.83
68	D5	1013.315	-352.83
69	D6	1075.355	-352.83
70	D7	1137.395	-352.83
71	VSS	1220.735	-352.83
72	VSS	1280.735	-352.83
73	CLS	1362.585	-352.83
74	VDD	1425.285	-352.83
75	VDD	1485.885	-352.83
76	VDD	1553.185	-352.83
77	VDD	1613.185	-352.83
78	IREF	1684.585	-352.83
79	IREF	1744.585	-352.83
80	VCOMH	1815.585	-352.83
81	VCOMH	1875.585	-352.83
82	VCC	1967.185	-352.83
83	VCC	2027.185	-352.83
84	VLSS	2109.185	-352.83
85	VLSS	2169.185	-352.83
86	VLSS	2254.185	-352.83
87	NC	2314.185	-352.83
88	NC	2374.185	-352.83
89	VSS	2444.77	-362.5
90	COM31	2484.77	-362.5
91	COM30	2524.77	-362.5
92	COM29	2564.77	-362.5
93	COM28	2604.77	-362.5
94	COM27	2644.77	-362.5
95	COM26	2684.77	-362.5
96	COM25	2724.77	-362.5
97	COM24	2764.77	-362.5
98	COM23	2804.77	-362.5
99	COM22	2844.77	-362.5
100	COM21	2884.77	-362.5
101	COM20	2924.77	-362.5
102	COM19	2964.77	-362.5
103	COM18	3004.77	-362.5
104	COM17	3044.77	-362.5
105	VSS	3084.77	-362.5
106	NC	3315	-377.5
107	COM16	3315	-325
108	COM15	3315	-285
109	COM14	3315	-245
110	COM13	3315	-205
111	COM12	3315	-165
112	COM11	3315	-125
113	COM10	3315	-85
114	COM9	3315	-45
115	COM8	3315	-5
116	COM7	3315	35
117	COM6	3315	75
118	COM5	3315	115
119	COM4	3315	155
120	COM3	3315	195
121	COM2	3315	235
122	COM1	3315	275
123	COM0	3315	315
124	NC	3315	367.5
125	NC	3055.5	356
126	SEG0	3009.5	356
127	SEG1	2962.5	356
128	SEG2	2915.5	356
129	SEG3	2868.5	356
130	SEG4	2821.5	356
131	SEG5	2774.5	356
132	SEG6	2727.5	356
133	SEG7	2680.5	356
134	SEG8	2633.5	356
135	SEG9	2586.5	356
136	SEG10	2539.5	356
137	SEG11	2492.5	356
138	SEG12	2445.5	356
139	SEG13	2398.5	356
140	SEG14	2351.5	356
141	SEG15	2304.5	356
142	SEG16	2257.5	356
143	SEG17	2210.5	356
144	SEG18	2163.5	356
145	SEG19	2116.5	356
146	SEG20	2069.5	356
147	SEG21	2022.5	356
148	SEG22	1975.5	356
149	SEG23	1928.5	356
150	SEG24	1881.5	356
151	SEG25	1834.5	356
152	SEG26	1787.5	356
153	SEG27	1740.5	356
154	SEG28	1693.5	356
155	SEG29	1646.5	356
156	SEG30	1599.5	356
157	SEG31	1552.5	356
158	SEG32	1505.5	356
159	SEG33	1458.5	356
160	SEG34	1411.5	356
161	SEG35	1364.5	356
162	SEG36	1317.5	356
163	SEG37	1270.5	356
164	SEG38	1223.5	356
165	SEG39	1176.5	356
166	SEG40	1129.5	356
167	SEG41	1082.5	356
168	SEG42	1035.5	356
169	SEG43	988.5	356
170	SEG44	941.5	356
171	SEG45	894.5	356
172	SEG46	847.5	356
173	SEG47	800.5	356
174	SEG48	753.5	356
175	SEG49	706.5	356
176	SEG50	659.5	356
177	SEG51	612.5	356
178	SEG52	565.5	356
179	SEG53	518.5	356
180	SEG54	471.5	356
181	SEG55	424.5	356
182	SEG56	377.5	356
183	SEG57	330.5	356
184	SEG58	283.5	356
185	SEG59	236.5	356
186	SEG60	189.5	356
187	SEG61	142.5	356
188	SEG62	95.5	356
189	SEG63	48.5	356
190	SEG64	1.5	356
191	SEG65	-45.5	356
192	SEG66	-92.5	356
193	SEG67	-139.5	356
194	SEG68	-186.5	356
195	SEG69	-233.5	356
196	SEG70	-280.5	356
197	SEG71	-327.5	356
198	SEG72	-374.5	356
199	SEG73	-421.5	356
200	SEG74	-468.5	356
201	SEG75	-515.5	356
202	SEG76	-562.5	356
203	SEG77	-609.5	356
204	SEG78	-656.5	356
205	SEG79	-703.5	356
206	SEG80	-750.5	356
207	SEG81	-797.5	356
208	SEG82	-844.5	356
209	SEG83	-891.5	356
210	NC	-940	356
211	SEG84	-988.5	356
212	SEG85	-1035.5	356
213	SEG86	-1082.5	356
214	SEG87	-1129.5	356
215	SEG88	-1176.5	356
216	SEG89	-1223.5	356
217	SEG90	-1270.5	356
218	SEG91	-1317.5	356
219	SEG92	-1364.5	356
220	SEG93	-1411.5	356
221	SEG94	-1458.5	356
222	SEG95	-1505.5	356
223	SEG96	-1552.5	356
224	SEG97	-1599.5	356
225	SEG98	-1646.5	356
226	SEG99	-1693.5	356
227	SEG100	-1740.5	356
228	SEG101	-1787.5	356
229	SEG102	-1834.5	356
230	SEG103	-1881.5	356
231	SEG104	-1928.5	356
232	SEG105	-1975.5	356
233	SEG106	-2022.5	356
234	SEG107	-2069.5	356
235	SEG108	-2116.5	356
236	SEG109	-2163.5	356
237	SEG110	-2210.5	356
238	SEG111	-2257.5	356
239	SEG112	-2304.5	356
240	SEG113	-2351.5	356
241	SEG114	-2398.5	356
242	SEG115	-2445.5	356
243	SEG116	-2492.5	356
244	SEG117	-2539.5	356
245	SEG118	-2586.5	356
246	SEG119	-2633.5	356
247	SEG120	-2680.5	356
248	SEG121	-2727.5	356
249	SEG122	-2774.5	356
250	SEG123	-2821.5	356
251	SEG124	-2868.5	356
252	SEG125	-2915.5	356
253	SEG126	-2962.5	356
254	SEG127	-3009.5	356
255	NC	-3056.5	356
256	NC	-3315	367.5
257	COM32	-3315	315
258	COM33	-3315	275
259	COM34	-3315	235
260	COM35	-3315	195
261	COM36	-3315	155
262	COM37	-3315	115
263	COM38	-3315	75
264	COM39	-3315	35
265	COM40	-3315	-5
266	COM41	-3315	-45
267	COM42	-3315	-85
268	COM43	-3315	-125
269	COM44	-3315	-165
270	COM45	-3315	-205
271	COM46	-3315	-245
272	COM47	-3315	-285
273	COM48	-3315	-325

Pad no.	Pad Name	X-pos	Y-pos
Pin#	Pin name	X-dir	Y-dir
274	TR0	2757.05	114.8
275	TR1	2697.05	114.8
276	TR2	2637.05	114.8
277	TR3	2577.05	114.8
278	VSS	2517.05	114.8
279	TR4	2457.05	114.8
280	TR5	2397.05	114.8
281	TR6	2337.05	114.8

表 5-1：SSD1306Z 翘起芯片焊盘坐标

垫号. 垫名称		X位	Y 轴位置
1	NC	-3315	-377.5
2	VSS	-3084.77	-362.5
3	COM49	-3044.77	-362.5
4	COM50	-3004.77	-362.5
5	COM51	-2964.77	-362.5
6	COM52	-2924.77	-362.5
7	COM53	-2884.77	-362.5
8	COM54	-2844.77	-362.5
9	COM55	-2804.77	-362.5
10	COM56	-2764.77	-362.5
11	COM57	-2724.77	-362.5
12	COM58	-2684.77	-362.5
13	COM59	-2644.77	-362.5
14	COM60	-2604.77	-362.5
15	COM61	-2564.77	-362.5
16	COM62	-2524.77	-362.5
17	COM63	-2484.77	-362.5
18	VCOMH	-2444.77	-362.5
19	NC	-2334.965	-352.83
20	C2P	-2278.265	-352.83
21	C2P	-2218.265	-352.83
22	C2N	-2136.715	-352.83
23	C2N	-2055.465	-352.83
24	C1P	-1995.465	-352.83
25	C1P	-1904.115	-352.83
26	C1N	-1844.115	-352.83
27	C1N	-1762.865	-352.83
28	VBAT	-1679.31	-352.83
29	VBAT	-1619.31	-352.83
30	VBREF	-1537.51	-352.83
31	BGGND	-1477.51	-352.83
32	VCC	-1416.01	-352.83
33	VCC	-1356.01	-352.83
34	VCOMH	-1266.955	-352.83
35	VCOMH	-1206.955	-352.83
36	VLSS	-1125.155	-352.83
37	VLSS	-1043.355	-352.83
38	VLSS	-983.355	-352.83
39	VSS	-920	-352.83
40	VSS	-856	-352.83
41	VSS	-796	-352.83
42	VDD	-732.645	-352.83
43	VDD	-672.645	-352.83
44	BS0	-595.655	-352.83
45	VSS	-531.955	-352.83
46	BS1	-467.655	-352.83
47	VDD	-403.155	-352.83
48	VDD	-342.555	-352.83
49	BS2	-279.705	-352.83
50	VSS	-215.705	-352.83
51	FR	-151.955	-352.83
52	CL	-89.815	-352.83
53	VSS	-25.665	-352.83
54	CS#	38.635	-352.83
55	RES#	109.835	-352.83
56	D/C#	182.425	-352.83
57	VSS	246.125	-352.83
58	R/W#	310.425	-352.83
59	E	373.125	-352.83
60	VDD	457.175	-352.83
61	VDD	517.175	-352.83
62	D0	609.275	-352.83
63	D1	692.475	-352.83
64	D2	765.675	-352.83
65	D3	828.875	-352.83
66	VSS	890.325	-352.83
67	D4	951.275	-352.83
68	D5	1013.315	-352.83
69	D6	1075.355	-352.83
70	D7	1137.395	-352.83
71	VSS	1220.735	-352.83
72	VSS	1280.735	-352.83
73	CLS	1362.585	-352.83
74	VDD	1425.285	-352.83
75	VDD	1485.885	-352.83
76	VDD	1553.185	-352.83
77	VDD	1613.185	-352.83
78	IREF	1684.585	-352.83
79	IREF	1744.585	-352.83
80	VCOMH	1815.585	-352.83

垫号. 垫名称		X位置	Y 轴位置
81	VCOMH	1875.585	-352.83
82	VCC	1967.185	-352.83
83	VCC	2027.185	-352.83
84	VLSS	2109.185	-352.83
85	VLSS	2169.185	-352.83
86	VLSS	2254.185	-352.83
87	NC	2314.185	-352.83
88	NC	2374.185	-352.83
89	VSS	2444.77	-362.5
90	COM31	2484.77	-362.5
91	COM30	2524.77	-362.5
92	COM29	2564.77	-362.5
93	COM28	2604.77	-362.5
94	COM27	2644.77	-362.5
95	COM26	2684.77	-362.5
96	COM25	2724.77	-362.5
97	COM24	2764.77	-362.5
98	COM23	2804.77	-362.5
99	COM22	2844.77	-362.5
100	COM21	2884.77	-362.5
101	COM20	2924.77	-362.5
102	COM19	2964.77	-362.5
103	COM18	3004.77	-362.5
104	COM17	3044.77	-362.5
105	VSS	3084.77	-362.5
106	NC	3315	-377.5
107	COM16	3315	-325
108	COM15	3315	-285
109	COM14	3315	-245
110	COM13	3315	-205
111	COM12	3315	-165
112	COM11	3315	-125
113	COM10	3315	-85
114	COM9	3315	-45
115	COM8	3315	-5
116	COM7	3315	35
117	COM6	3315	75
118	COM5	3315	115
119	COM4	3315	155
120	COM3	3315	195
121	COM2	3315	235
122	COM1	3315	275
123	COM0	3315	315
124	NC	3315	367.5
125	NC	3055.5	356
126	SEG0	3009.5	356
127	SEG1	2962.5	356
128	SEG2	2915.5	356
129	SEG3	2868.5	356
130	SEG4	2821.5	356
131	SEG5	2774.5	356
132	SEG6	2727.5	356
133	SEG7	2680.5	356
134	SEG8	2633.5	356
135	SEG9	2586.5	356
136	SEG10	2539.5	356
137	SEG11	2492.5	356
138	SEG12	2445.5	356
139	SEG13	2398.5	356
140	SEG14	2351.5	356
141	SEG15	2304.5	356
142	SEG16	2257.5	356
143	SEG17	2210.5	356
144	SEG18	2163.5	356
145	SEG19	2116.5	356
146	SEG20	2069.5	356
147	SEG21	2022.5	356
148	SEG22	1975.5	356
149	SEG23	1928.5	356
150	SEG24	1881.5	356
151	SEG25	1834.5	356
152	SEG26	1787.5	356
153	SEG27	1740.5	356
154	SEG28	1693.5	356
155	SEG29	1646.5	356
156	SEG30	1599.5	356
157	SEG31	1552.5	356
158	SEG32	1505.5	356
159	SEG33	1458.5	356
160	SEG34	1411.5	356


焊盘编号	焊盘名称	X坐标	Y 轴位置
161	SEG35	1364.5	356
162	SEG36	1317.5	356
163	SEG37	1270.5	356
164	SEG38	1223.5	356
165	SEG39	1176.5	356
166	SEG40	1129.5	356
167	SEG41	1082.5	356
168	SEG42	1035.5	356
169	SEG43	988.5	356
170	SEG44	941.5	356
171	SEG45	894.5	356
172	SEG46	847.5	356
173	SEG47	800.5	356
174	SEG48	753.5	356
175	SEG49	706.5	356
176	SEG50	659.5	356
177	SEG51	612.5	356
178	SEG52	565.5	356
179	SEG53	518.5	356
180	SEG54	471.5	356
181	SEG55	424.5	356
182	SEG56	377.5	356
183	SEG57	330.5	356
184	SEG58	283.5	356
185	SEG59	236.5	356
186	SEG60	189.5	356
187	SEG61	142.5	356
188	SEG62	95.5	356
189	SEG63	48.5	356
190	SEG64	1.5	356
191	SEG65	-45.5	356
192	SEG66	-92.5	356
193	SEG67	-139.5	356
194	SEG68	-186.5	356
195	SEG69	-233.5	356
196	SEG70	-280.5	356
197	SEG71	-327.5	356
198	SEG72	-374.5	356
199	SEG73	-421.5	356
200	SEG74	-468.5	356
201	SEG75	-515.5	356
202	SEG76	-562.5	356
203	SEG77	-609.5	356
204	SEG78	-656.5	356
205	SEG79	-703.5	356
206	SEG80	-750.5	356
207	SEG81	-797.5	356
208	SEG82	-844.5	356
209	SEG83	-891.5	356
210	NC	-940	356
211	SEG84	-988.5	356
212	SEG85	-1035.5	356
213	SEG86	-1082.5	356
214	SEG87	-1129.5	356
215	SEG88	-1176.5	356
216	SEG89	-1223.5	356
217	SEG90	-1270.5	356
218	SEG91	-1317.5	356
219	SEG92	-1364.5	356
220	SEG93	-1411.5	356
221	SEG94	-1458.5	356
222	SEG95	-1505.5	356
223	SEG96	-1552.5	356
224	SEG97	-1599.5	356
225	SEG98	-1646.5	356
226	SEG99	-1693.5	356
227	SEG100	-1740.5	356
228	SEG101	-1787.5	356
229	SEG102	-1834.5	356
230	SEG103	-1881.5	356
231	SEG104	-1928.5	356
232	SEG105	-1975.5	356
233	SEG106	-2022.5	356
234	SEG107	-2069.5	356
235	SEG108	-2116.5	356
236	SEG109	-2163.5	356
237	SEG110	-2210.5	356
238	SEG111	-2257.5	356
239	SEG112	-2304.5	356
240	SEG113	-2351.5	356
241	SEG114	-2398.5	356
242	SEG115	-2445.5	356
243	SEG116	-2492.5	356
244	SEG117	-2539.5	356
245	SEG118	-2586.5	356
246	SEG119	-2633.5	356
247	SEG120	-2680.5	356
248	SEG121	-2727.5	356
249	SEG122	-2774.5	356
250	SEG123	-2821.5	356
251	SEG124	-2868.5	356
252	SEG125	-2915.5	356
253	SEG126	-2962.5	356
254	SEG127	-3009.5	356
255	NC	-3056.5	356
256	NC	-3315	367.5
257	COM32	-3315	315
258	COM33	-3315	275
259	COM34	-3315	235
260	COM35	-3315	195
261	COM36	-3315	155
262	COM37	-3315	115
263	COM38	-3315	75
264	COM39	-3315	35
265	COM40	-3315	-5
266	COM41	-3315	-45
267	COM42	-3315	-85
268	COM43	-3315	-125
269	COM44	-3315	-165
270	COM45	-3315	-205
271	COM46	-3315	-245
272	COM47	-3315	-285
273	COM48	-3315	-325

垫号. 垫名称		X位置	Y 轴位置
Pin#	引脚名称	X方向	Y-目录
274	TR0	2757.05	114.8
275	TR1	2697.05	114.8
276	TR2	2637.05	114.8
277	TR3	2577.05	114.8
278	VSS	2517.05	114.8
279	TR4	2457.05	114.8
280	TR5	2397.05	114.8
281	TR6	2337.05	114.8

6 PIN ARRANGEMENT

6.1 SSD1306TR1 pin assignment

Figure 6-1 : SSD1306TR1 Pin Assignment




Note:
(1) COM sequence (Split) is under command setting: DAh, 12h

6 针排列

6.1 SSD1306TR1 引脚分配

图 6-1：SSD1306TR1 引脚分配



注意：（1）COM序列（拆分）在命令设置下：DAh，12h

Table 6-1 : SSD1306TR1 Pin Assignment Table

Pin no.	Pin Name	Pin no.	Pin Name	Pin no.	Pin Name
1	NC	81	SEG90	161	SEG10
2	VCC	82	SEG89	162	SEG9
3	VCOMH	83	SEG88	163	SEG8
4	IREF	84	SEG87	164	SEG7
5	D7	85	SEG86	165	SEG6
6	D6	86	SEG85	166	SEG5
7	D5	87	SEG84	167	SEG4
8	D4	88	SEG83	168	SEG3
9	D3	89	SEG82	169	SEG2
10	D2	90	SEG81	170	SEG1
11	D1	91	SEG80	171	SEG0
12	D0	92	SEG79	172	NC
13	E/RD#	93	SEG78	173	NC
14	R/W#	94	SEG77	174	NC
15	D/C#	95	SEG76	175	NC
16	RES#	96	SEG75	176	NC
17	CS#	97	SEG74	177	NC
18	NC	98	SEG73	178	NC
19	BS2	99	SEG72	179	NC
20	BS1	100	SEG71	180	NC
21	VDD	101	SEG70	181	NC
22	NC	102	SEG69	182	COM0
23	NC	103	SEG68	183	COM2
24	NC	104	SEG67	184	COM4
25	NC	105	SEG66	185	COM6
26	NC	106	SEG65	186	COM8
27	NC	107	SEG64	187	COM10
28	NC	108	SEG63	188	COM12
29	NC	109	SEG62	189	COM14
30	VSS	110	SEG61	190	COM16
31	NC	111	SEG60	191	COM18
32	NC	112	SEG59	192	COM20
33	NC	113	SEG58	193	COM22
34	COM47	114	SEG57	194	COM24
35	COM45	115	SEG56	195	COM26
36	COM43	116	SEG55	196	COM28
37	COM41	117	SEG54	197	COM30
38	COM39	118	SEG53	198	COM32
39	COM37	119	SEG52	199	COM34
40	COM35	120	SEG51	200	COM36
41	COM33	121	SEG50	201	COM38
42	COM31	122	SEG49	202	COM40
43	COM29	123	SEG48	203	COM42
44	COM27	124	SEG47	204	COM44
45	COM25	125	SEG46	205	COM46
46	COM23	126	SEG45	206	NC
47	COM21	127	SEG44	207	NC
48	COM19	128	SEG43		
49	COM17	129	SEG42		
50	COM15	130	SEG41		
51	COM13	131	SEG40		
52	COM11	132	SEG39		
53	COM9	133	SEG38		
54	COM7	134	SEG37		
55	COM5	135	SEG36		
56	COM3	136	SEG35		
57	COM1	137	SEG34		
58	NC	138	SEG33		
59	NC	139	SEG32		
60	NC	140	SEG31		
61	NC	141	SEG30		
62	NC	142	SEG29		
63	NC	143	SEG28		
64	NC	144	SEG27		
65	NC	145	SEG26		
66	NC	146	SEG25		
67	NC	147	SEG24		
68	SEG103	148	SEG23		
69	SEG102	149	SEG22		
70	SEG101	150	SEG21		
71	SEG100	151	SEG20		
72	SEG99	152	SEG19		
73	SEG98	153	SEG18		
74	SEG97	154	SEG17		
75	SEG96	155	SEG16		
76	SEG95	156	SEG15		
77	SEG94	157	SEG14		
78	SEG93	158	SEG13		
79	SEG92	159	SEG12		
80	SEG91	160	SEG11		

表 6-1： SSD1306TR1 引脚分配表

引脚号	引脚名称	密码编号	引脚名称	密码编号	引脚名称
1	NC	81	SEG90	161	SEG10
2	VCC	82	SEG89	162	SEG9
3	VCOMH	83	SEG88	163	SEG8
4	IREF	84	SEG87	164	SEG7
5	D7	85	SEG86	165	SEG6
6	D6	86	SEG85	166	SEG5
7	D5	87	SEG84	167	SEG4
8	D4	88	SEG83	168	SEG3
9	D3	89	SEG82	169	SEG2
10	D2	90	SEG81	170	SEG1
11	D1	91	SEG80	171	SEG0
12	D0	92	SEG79	172	NC
13	E/RD#	93	SEG78	173	NC
14	R/W#	94	SEG77	174	NC
15	D/C#	95	SEG76	175	NC
16	RES#	96	SEG75	176	NC
17	CS#	97	SEG74	177	NC
18	NC	98	SEG73	178	NC
19	BS2	99	SEG72	179	NC
20	BS1	100	SEG71	180	NC
21	VDD	101	SEG70	181	NC
22	NC	102	SEG69	182	COM0
23	NC	103	SEG68	183	COM2
24	NC	104	SEG67	184	COM4
25	NC	105	SEG66	185	COM6
26	NC	106	SEG65	186	COM8
27	NC	107	SEG64	187	COM10
28	NC	108	SEG63	188	COM12
29	NC	109	SEG62	189	COM14
30	VSS	110	SEG61	190	COM16
31	NC	111	SEG60	191	COM18
32	NC	112	SEG59	192	COM20
33	NC	113	SEG58	193	COM22
34	COM47	114	SEG57	194	COM24
35	COM45	115	SEG56	195	COM26
36	COM43	116	SEG55	196	COM28
37	COM41	117	SEG54	197	COM30
38	COM39	118	SEG53	198	COM32
39	COM37	119	SEG52	199	COM34
40	COM35	120	SEG51	200	COM36
41	COM33	121	SEG50	201	COM38
42	COM31	122	SEG49	202	COM40
43	COM29	123	SEG48	203	COM42
44	COM27	124	SEG47	204	COM44
45	COM25	125	SEG46	205	COM46
46	COM23	126	SEG45	206	NC
47	COM21	127	SEG44	207	NC
48	COM19	128	SEG43		
49	COM17	129	SEG42		
50	COM15	130	SEG41		
51	COM13	131	SEG40		
52	COM11	132	SEG39		
53	COM9	133	SEG38		
54	COM7	134	SEG37		
55	COM5	135	SEG36		
56	COM3	136	SEG35		
57	COM1	137	SEG34		
58	NC	138	SEG33		
59	NC	139	SEG32		
60	NC	140	SEG31		
61	NC	141	SEG30		
62	NC	142	SEG29		
63	NC	143	SEG28		
64	NC	144	SEG27		
65	NC	145	SEG26		
66	NC	146	SEG25		
67	NC	147	SEG24		
68	SEG103	148	SEG23		
69	SEG102	149	SEG22		
70	SEG101	150	SEG21		
71	SEG100	151	SEG20		
72	SEG99	152	SEG19		
73	SEG98	153	SEG18		
74	SEG97	154	SEG17		
75	SEG96	155	SEG16		
76	SEG95	156	SEG15		
77	SEG94	157	SEG14		
78	SEG93	158	SEG13		
79	SEG92	159	SEG12		
80	SEG91	160	SEG11		

7 PIN DESCRIPTION

Key:

I = Input	NC = Not Connected
O =Output	Pull LOW= connect to Ground
I/O = Bi-directional (input/output)	Pull HIGH= connect to V_{DD}
P = Power pin	

Figure 7-1 Pin Description

Pin Name	**Type**	**Description**
V_{DD}	P	Power supply pin for core logic operation.
V_{CC}	P	Power supply for panel driving voltage. This is also the most positive power voltage supply pin.
V_{SS}	P	This is a ground pin.
V_{LSS}	P	This is an analog ground pin. It should be connected to V_{SS} externally.
V_{COMH}	O	The pin for COM signal deselected voltage level. A capacitor should be connected between this pin and V_{SS}.
V_{BAT}	P	Reserved pin. It should be connected to $V_{DD.}$
BGGND	P	Reserved pin. It should be connected to ground.
C1P/C1N C2P/C2N	I	Reserved pin. It should be kept NC.
V_{BREF}	P	Reserved pin. It should be kept NC.
BS[2:0]	I	MCU bus interface selection pins. Please refer to **Table 7-1** for the details of setting.
I_{REF}	I	This is segment output current reference pin. A resistor should be connected between this pin and V_{SS} to maintain the I_{REF} current at 12.5 uA. Please refer to **Figure 8-15** for the details of resistor value.
FR	O	This pin outputs RAM write synchronization signal. Proper timing between MCU data writing and frame display timing can be achieved to prevent tearing effect. It should be kept NC if it is not used. Please refer to Section **8.4** for details usage.
CL	I	This is external clock input pin. When internal clock is enabled (i.e. HIGH in CLS pin), this pin is not used and should be connected to V_{SS}. When internal clock is disabled (i.e. LOW in CLS pin), this pin is the external clock source input pin.
CLS	I	This is internal clock enable pin. When it is pulled HIGH (i.e. connect to V_{DD}), internal clock is enabled. When it is pulled LOW, the internal clock is disabled; an external clock source must be connected to the CL pin for normal operation.
RES#	I	This pin is reset signal input. When the pin is pulled LOW, initialization of the chip is executed. Keep this pin HIGH (i.e. connect to V_{DD}) during normal operation.
CS#	I	This pin is the chip select input. (active LOW).

7 针描述

Key:

我 = 输入	NC = 未连接
O =输出	将 LOW= 拉到接地
I/O = 双向（输入/输出）	将 HIGH= 拉到 V_{DD}
P = 电源引脚	

图 7-1 引脚描述

引脚名称	**Type**	描述
V_{DD}	P	核心逻辑操作的电源引脚。
V_{CC}	P	面板驱动电压的电源。这也是最正的电源电压 电源引脚。
V_{SS}	P	这是一个接地针。
V_{LSS}	P	这是一个模拟地引脚。它应连接到外部的 V_{SS} 。
V_{COMH}	O	COM 信号取消选择的电压水平引脚。 一个电容器应连接在这个引脚和 V_{SS} 之间。
V_{BAT}	P	保留引脚。它应连接到 $V_{DD.}$
BGGND	P	保留引脚。它应连接到地。
C1P/C1N C2P/C2N	I	保留引脚。应该保持不连接。
V_{BREF}	P	保留引脚。应该保持不连接。
BS[2:0]	I	MCU总线接口选择引脚。请参阅表7-1了解设置详情。
我$_{REF}$	I	这是段输出当前参考引脚。 应在此引脚与 V_{SS} 之间连接一个电阻，以保持 I_{REF} 电流在 12.5 微安。有关电阻值的详细信息，请参见图 8-15。
FR	O	该引脚输出RAM写入同步信号。MCU数据之间的正确时序 可以实现写入和帧显示时序，以防止撕裂效果。 如果不使用，应保持 NC 状态。有关详细用法，请参阅第 8.4 节。
CL	I	这是外部时钟输入引脚。 当内部时钟启用时（即 CLS 引脚为高电平），该引脚不使用，应当 连接到 V_{SS}。当内部时钟被禁用（即 CLS 引脚为低电平）时，此引脚是 外部时钟源输入引脚。
CLS	I	这是内部时钟使能引脚。当它被拉高（即连接到 V_{DD}）时，内部 时钟已启用。当它被拉低时，内部时钟被禁用；外部时钟 源必须连接到 CL 引脚才能正常操作。
RES#	I	此引脚为复位信号输入。当该引脚被拉低时，芯片将初始化 已执行。在正常操作期间保持此引脚为高电平（即连接到 V_{DD}）。
CS#	I	这个引脚是芯片选择输入。（低电平有效）。

Pin Name	Type	Description
D/C#	I	This is Data/Command control pin. When it is pulled HIGH (i.e. connect to V_{DD}), the data at D[7:0] is treated as data. When it is pulled LOW, the data at D[7:0] will be transferred to the command register. In I^2C mode, this pin acts as SA0 for slave address selection. When 3-wire serial interface is selected, this pin must be connected to V_{SS}. For detail relationship to MCU interface signals, please refer to the Timing Characteristics Diagrams: **Figure 13-1** to **Figure 13-5**.
E (RD#)	I	When interfacing to a 6800-series microprocessor, this pin will be used as the Enable (E) signal. Read/write operation is initiated when this pin is pulled HIGH (i.e. connect to V_{DD}) and the chip is selected. When connecting to an 8080-series microprocessor, this pin receives the Read (RD#) signal. Read operation is initiated when this pin is pulled LOW and the chip is selected. When serial or I^2C interface is selected, this pin must be connected to V_{SS}.
R/W#(WR#)	I	This is read / write control input pin connecting to the MCU interface. When interfacing to a 6800-series microprocessor, this pin will be used as Read/Write (R/W#) selection input. Read mode will be carried out when this pin is pulled HIGH (i.e. connect to V_{DD}) and write mode when LOW. When 8080 interface mode is selected, this pin will be the Write (WR#) input. Data write operation is initiated when this pin is pulled LOW and the chip is selected. When serial or I^2C interface is selected, this pin must be connected to V_{SS}.
D[7:0]	IO	These are 8-bit bi-directional data bus to be connected to the microprocessor's data bus. When serial interface mode is selected, D0 will be the serial clock input: SCLK; D1 will be the serial data input: SDIN and D2 should be kept NC. When I^2C mode is selected, D2, D1 should be tied together and serve as SDA_{out}, SDA_{in} in application and D0 is the serial clock input, SCL.
TR0-TR6	-	Testing reserved pins. It should be kept NC.
SEG0 ~ SEG127	O	These pins provide Segment switch signals to OLED panel. These pins are V_{SS} state when display is OFF.
COM0 ~ COM63	O	These pins provide Common switch signals to OLED panel. They are in high impedance state when display is OFF.
NC	-	This is dummy pin. Do not group or short NC pins together.

Table 7-1 : MCU Bus Interface Pin Selection

SSD1306 Pin Name	I^2C Interface	6800-parallel interface (8 bit)	8080-parallel interface (8 bit)	4-wire Serial interface	3-wire Serial interface
BS0	0	0	0	0	1
BS1	1	0	1	0	0
BS2	0	1	1	0	0

Note
(1) 0 is connected to V_{SS}
(2) 1 is connected to V_{DD}

引脚名称	Type	描述
D/C#	I	这是数据/命令控制引脚。当它被拉高（即连接到 V_{DD}）时，数据 在 D[7:0] 上的信号被视为数据。当它被拉低时，D[7:0] 上的数据将被传输 到命令寄存器。 在 I^2C 模式下，该引脚作为 SA0 用于从机地址选择。 当选择三线串行接口时，此引脚必须连接到 V_{SS}。 有关与 MCU 接口信号的详细关系，请参阅时序特性 图表：图 13-1 到 图 13-5。
E（RD#）	I	在与6800系列微处理器接口时，此引脚将用作使能（E） 信号。当该引脚被拉高（即连接到 V_{DD}）时，读/写操作将被启动 而且芯片已被选中。 在连接到8080系列微处理器时，该引脚接收读取（RD#）信号 信号。当该引脚被拉低且芯片被选中时，读取操作开始。 当选择串行或 I^2C 接口时，该引脚必须连接到 V_{SS}。
读/写#(写入#)	I	这是连接到 MCU 接口的读/写控制输入引脚。 在与6800系列微处理器接口时，该引脚将用作读/写 （R/W#）选择输入。当该引脚被拉高时（即）将执行读模式。 当为低电平时，连接到 V_{DD} 并设置为写模式。 当选择8080接口模式时，该引脚将作为写入（WR#）输入。数据写入 当该引脚被拉低且芯片被选中时，操作开始。 当选择串行或 I^2C 接口时，该引脚必须连接到 V_{SS}。
D[7:0]	IO	这些是8位双向数据总线，将连接到微处理器的数据总线。 当选择串行接口模式时，D0 将作为串行时钟输入：SCLK；D1 将 作为串行数据输入：SDIN，D2应保持未连接（NC）。 当选择 I^2C 模式时，D2 和 D1 应连接在一起，并作为 SDA_{out}、SDA_{in} 使用 应用程序，D0 是串行时钟输入，SCL。
TR0-TR6	-	测试保留引脚。它应保持未连接（NC）。
SEG0 ~ SEG127	O	这些引脚向 OLED 面板提供段切换信号。这些引脚在 V_{SS} 状态时 显示已关闭。
COM0 ~ COM63	O	这些引脚向 OLED 面板提供公共开关信号。它们处于高阻状态 显示关闭时的状态。
NC	-	这是虚拟引脚。不要将 NC 引脚分组或短接。

表 7-1：MCU 总线接口引脚选择

SSD1306 引脚名称	I^2C 接口	6800 并行接口（8位）	8080-并行接口 (8 位)	四线串行接口	三线串行接口
BS0	0	0	0	0	1
BS1	1	0	1	0	0
BS2	0	1	1	0	0

注释
(1) 0 连接到 V_{SS}(2) 1 连接到 V_{DD}

8 FUNCTIONAL BLOCK DESCRIPTIONS

8.1 MCU Interface selection

SSD1306 MCU interface consist of 8 data pins and 5 control pins. The pin assignment at different interface mode is summarized in Table 8-1. Different MCU mode can be set by hardware selection on BS[2:0] pins (please refer to Table 7-1 for BS[2:0] setting).

Table 8-1 : MCU interface assignment under different bus interface mode

Pin Name / Bus Interface	Data/Command Interface								Control Signal				
	D7	**D6**	**D5**	**D4**	**D3**	**D2**	**D1**	**D0**	**E**	**R/W#**	**CS#**	**D/C#**	**RES#**
8-bit 8080	D[7:0]								RD#	WR#	CS#	D/C#	RES#
8-bit 6800	D[7:0]								E	R/W#	CS#	D/C#	RES#
3-wire SPI	Tie LOW					NC	SDIN	SCLK	Tie LOW		CS#	Tie LOW	RES#
4-wire SPI	Tie LOW					NC	SDIN	SCLK	Tie LOW		CS#	D/C#	RES#
I^2C	Tie LOW					SDA_{OUT}	SDA_{IN}	SCL	Tie LOW			SA0	RES#

8.1.1 MCU Parallel 6800-series Interface

The parallel interface consists of 8 bi-directional data pins (D[7:0]), R/W#, D/C#, E and CS#.

A LOW in R/W# indicates WRITE operation and HIGH in R/W# indicates READ operation.
A LOW in D/C# indicates COMMAND read/write and HIGH in D/C# indicates DATA read/write.
The E input serves as data latch signal while CS# is LOW. Data is latched at the falling edge of E signal.

Table 8-2 : Control pins of 6800 interface

Function	**E**	**R/W#**	**CS#**	**D/C#**
Write command	↓	L	L	L
Read status	↓	H	L	L
Write data	↓	L	L	H
Read data	↓	H	L	H

Note
(1) ↓ stands for falling edge of signal
H stands for HIGH in signal
L stands for LOW in signal

In order to match the operating frequency of display RAM with that of the microprocessor, some pipeline processing is internally performed which requires the insertion of a dummy read before the first actual display data read. This is shown in Figure 8-1.

8 功能模块描述

8.1 MCU 接口选择

SSD1306 MCU 接口由 8 个数据引脚和 5 个控制引脚组成。不同接口模式下的引脚分配总结在表 8-1 中。不同的 MCU 模式可以通过 BS[2:0] 引脚的硬件选择来设置（请参见表 7-1 了解 BS[2:0] 设置）。

表 8-1：不同总线接口模式下的 MCU 接口分配

引脚名称 / Bus 接口	数据/命令接口								控制信号				
	D7	**D6**	**D5**	**D4**	**D3**	**D2**	**D1**	**D0**	**E**	读/写#	片选#	**D/C#**	**RES#**
8位 8080	D[7:0]								RD#	WR#	CS#	D/C#	RES#
8位 6800	D[7:0]								E	R/W#	CS#	D/C#	RES#
3线SPI	绑低					NC	将 SDI	N SCL			CS#	绑低分辨率#	
4线SPI	绑低					NC	将 SDI	N SCL			CS#	D/C#	RES#
我² C	绑低					SDA_{OUT}	SDA_{IN}	SCL	绑低			SA0	RES#

8.1.1 MCU 并行 6800 系列接口

并行接口由8个双向数据引脚（D[7:0]）、R/W#、D/C#、E和CS#组成。

R/W# 为低电平表示写操作，为高电平表示读操作。D/C# 为低电平表示命令读/写，为高电平表示数据读/写。当 CS# 为低电平时，E 输入作为数据锁存信号。数据在 E 信号的下降沿锁存。

表 8-2：6800 接口的控制引脚


函数	**E**	**R/W#**	**CS#**	**D/C#**
写命令	↓	L	L	L
已读状态	↓	H	L	L
写数据	↓	L	L	H
读取数据	↓	H	L	H

注释（1）

↓代表信号的下降沿 H代表信号中的高电平 L代表信号中的低电平

为了使显示RAM的工作频率与微处理器匹配，内部执行了一些流水线处理，这需要在第一次实际显示数据读取之前插入一次虚拟读取。这如图8-1所示。

Figure 8-1 : Data read back procedure - insertion of dummy read



8.1.2 MCU Parallel 8080-series Interface

The parallel interface consists of 8 bi-directional data pins (D[7:0]), RD#, WR#, D/C# and CS#.

A LOW in D/C# indicates COMMAND read/write and HIGH in D/C# indicates DATA read/write.
A rising edge of RD# input serves as a data READ latch signal while CS# is kept LOW.
A rising edge of WR# input serves as a data/command WRITE latch signal while CS# is kept LOW.

Figure 8-2 : Example of Write procedure in 8080 parallel interface mode




Figure 8-3 : Example of Read procedure in 8080 parallel interface mode





图 8-1 : 数据回读程序 - 插入 DU 妈妈读



8.1.2 MCU 并行 8080 系列接口

并行接口由8个双向数据引脚（D[7:0]）、RD#、WR#、D/C#和CS#组成。

D/C# 处于低电平表示命令读/写，D/C# 处于高电平表示数据读/写。RD# 输入的上升沿在 CS# 保持低电平时作为数据读取锁存信号。WR# 输入的上升沿在 CS# 保持低电平时作为数据/命令写入锁存信号。

图 8-2：8080 并行接口模式下写入过程示例




图 8-3：8080 并行接口模式下读取过程示例





Table 8-3 : Control pins of 8080 interface

Function	RD#	WR#	CS#	D/C#
Write command	H	↑	L	L
Read status	↑	H	L	L
Write data	H	↑	L	H
Read data	↑	H	L	H

Note
(1) ↑ stands for rising edge of signal
(2) H stands for HIGH in signal
(3) L stands for LOW in signal

In order to match the operating frequency of display RAM with that of the microprocessor, some pipeline processing is internally performed which requires the insertion of a dummy read before the first actual display data read. This is shown in Figure 8-4.

Figure 8-4 : Display data read back procedure - insertion of dummy read



8.1.3 MCU Serial Interface (4-wire SPI)

The 4-wire serial interface consists of serial clock: SCLK, serial data: SDIN, D/C#, CS#. In 4-wire SPI mode, D0 acts as SCLK, D1 acts as SDIN. For the unused data pins, D2 should be left open. The pins from D3 to D7, E and R/W# (WR#)# can be connected to an external ground.

Table 8-4 : Control pins of 4-wire Serial interface

Function	E(RD#)	R/W#(WR#)	CS#	D/C#	D0
Write command	Tie LOW	Tie LOW	L	L	↑
Write data	Tie LOW	Tie LOW	L	H	↑

Note
(1) H stands for HIGH in signal
(2) L stands for LOW in signal

SDIN is shifted into an 8-bit shift register on every rising edge of SCLK in the order of D7, D6, ... D0. D/C# is sampled on every eighth clock and the data byte in the shift register is written to the Graphic Display Data RAM (GDDRAM) or command register in the same clock.

Under serial mode, only write operations are allowed.


表 8-3：8080 接口的控制引脚

函数	RD#	WR#	CS#	D/C#
写命令	H	↑	L	L
已读状态	↑	H	L	L
写数据	H	↑	L	H
读取数据	↑	H	L	H

注释
(1) ↑ 表示信号的上升沿 (2) H 表示信号的高电平 (3) L 表示信号的低电平

为了使显示RAM的工作频率与微处理器匹配，内部执行了一些流水线处理，这需要在第一次实际显示数据读取之前插入一次虚拟读取。这如图8-4所示。

图 8-4：显示数据回读过程 - 插入虚拟读取



8.1.3 MCU 串行接口（4线 SPI）

4线串行接口包括串行时钟：SCLK，串行数据：SDIN，D/C#，CS#。在4线SPI模式下，D0作为SCLK，D1作为SDIN。对于未使用的数据引脚，D2应保持悬空。D3到D7、E和R/W#（WR#）引脚可以连接到外部接地。

表 8-4： 4线串行接口的控制引脚


函数	E(RD#)	读/写#(写#)	片选#	数据/命令#	数据0
写入命令	绑低	绑低	L	L	↑
写数据	绑低	绑低	L	H	↑

注释
(1) H 在信号中表示高电平 (2)，L 在信号中表示低电平

SDIN 在每个 SCLK 的上升沿按照 D7、D6、… D0 的顺序移入一个 8 位移位寄存器。D/C# 在每第八个时钟采样一次，移位寄存器中的数据字节在同一时钟写入图形显示数据 RAM（GDDRAM）或命令寄存器。

在串行模式下，仅允许写操作。

Figure 8-5 : Write procedure in 4-wire Serial interface mode



8.1.4 MCU Serial Interface (3-wire SPI)

The 3-wire serial interface consists of serial clock SCLK, serial data SDIN and CS#.
In 3-wire SPI mode, D0 acts as SCLK, D1 acts as SDIN. For the unused data pins, D2 should be left open. The pins from D3 to D7, R/W# (WR#)#, E and D/C# can be connected to an external ground.

The operation is similar to 4-wire serial interface while D/C# pin is not used. There are altogether 9-bits will be shifted into the shift register on every ninth clock in sequence: D/C# bit, D7 to D0 bit. The D/C# bit (first bit of the sequential data) will determine the following data byte in the shift register is written to the Display Data RAM (D/C# bit = 1) or the command register (D/C# bit = 0). Under serial mode, only write operations are allowed.

Table 8-5 : Control pins of 3-wire Serial interface

Function	E(RD#)	R/W#(WR#)	CS#	D/C#	D0
Write command	Tie LOW	Tie LOW	L	Tie LOW	↑
Write data	Tie LOW	Tie LOW	L	Tie LOW	↑

Note
(1) L stands for LOW in signal

Figure 8-6 : Write procedure in 3-wire Serial interface mode





图 8　-5：在四线串行接口中编写程序　**mode**



8.1.4 MCU 串行接口（3线 SPI）

三线串行接口由串行时钟 SCLK、串行数据 SDIN 和 CS# 组成。在三线 SPI 模式下，D0 作为 SCLK，D1 作为 SDIN。对于未使用的数据引脚，D2 应保持悬空。D3 到 D7、R/W# (WR#)#、E 和 D/C# 引脚可以连接到外部地。


该操作类似于4线串行接口，但不使用D/C#引脚。每第九个时钟周期，将总共9位数据依次移入移位寄存器：D/C# 位，D7到D0位。D/C# 位（序列数据的第一位）将决定移位寄存器中的后续数据字节是写入显示数据RAM（D/C# 位 = 1）还是命令寄存器（D/C# 位 = 0）。在串行模式下，只允许写操作。

表 8-5：三线串行接口的控制引脚

函数	E(RD#)	读/写#(写#)	片选#	数据/时钟#	D0
写入命令	绑低	绑低	L	绑低	↑
写数据	绑低	绑低	L	绑低	↑

Note
(1) L 在信号中表示低

图 8-6：在三线串行接口模式下编写程序



8.1.5 MCU I²C Interface

The I²C communication interface consists of slave address bit SA0, I²C-bus data signal SDA (SDA_{OUT}/D_2 for output and SDA_{IN}/D_1 for input) and I²C-bus clock signal SCL (D_0). Both the data and clock signals must be connected to pull-up resistors. RES# is used for the initialization of device.

a) Slave address bit (SA0)
SSD1306 has to recognize the slave address before transmitting or receiving any information by the I²C-bus. The device will respond to the slave address following by the slave address bit ("SA0" bit) and the read/write select bit ("R/W#" bit) with the following byte format,
b_7 b_6 b_5 b_4 b_3 b_2 b_1 b_0
0 1 1 1 1 0 SA0 R/W#
"SA0" bit provides an extension bit for the slave address. Either "0111100" or "0111101", can be selected as the slave address of SSD1306. D/C# pin acts as SA0 for slave address selection.
"R/W#" bit is used to determine the operation mode of the I²C-bus interface. R/W#=1, it is in read mode. R/W#=0, it is in write mode.

b) I²C-bus data signal (SDA)
SDA acts as a communication channel between the transmitter and the receiver. The data and the acknowledgement are sent through the SDA.
It should be noticed that the ITO track resistance and the pulled-up resistance at "SDA" pin becomes a voltage potential divider. As a result, the acknowledgement would not be possible to attain a valid logic 0 level in "SDA".
"SDA_{IN}" and "SDA_{OUT}" are tied together and serve as SDA. The "SDA_{IN}" pin must be connected to act as SDA. The "SDA_{OUT}" pin may be disconnected. When "SDA_{OUT}" pin is disconnected, the acknowledgement signal will be ignored in the I²C-bus.

c) I²C-bus clock signal (SCL)
The transmission of information in the I²C-bus is following a clock signal, SCL. Each transmission of data bit is taken place during a single clock period of SCL.

8.1.5 MCU I²C 接口


I²C通信接口由从机地址位SA0、I²C总线数据信号SDA（输出为SDA_{OUT}/D_2，输入为SDA_{IN}/D_1）和I²C总线时钟信号SCL（D_0）组成。数据和时钟信号都必须连接上拉电阻。RES#用于器件的初始化。

a） 从地址位（SA0）SSD1306必须在通过I²C总线发送或接收任何信息前识别从属地址。设备响应从属地址，随后是从地址位（"SA0"位）和读写选择位（"R/W#"位），字节格式为b_7 b_6 b_5 b_4 b_3 b_2 b_1 b0 1 1 1 1 0 0 SAR/W# "SA0"位为从地址提供扩展位。可以选择"0111100"或"0111101"作为SSD1306的从地址。D/C#引脚作为从地址选择的SA0。"R/W#"位用于确定I²C总线接口的操作模式。R/W#=1，处于读取模式。R/W#=0，处于写入模式。b） I²C总线数据信号（SDA）SDA作为发送端与接收端之间的通信信道。数据和确认通过SDA发送。应注意，ITO轨道电阻和"SDA"引脚的上拉电阻会成为电压电位分压器。作为

8.1.5.1 I²C-bus Write data

The I²C-bus interface gives access to write data and command into the device. Please refer to Figure 8-7 for the write mode of I²C-bus in chronological order.

Figure 8-7 : I²C-bus data format




8.1.5.2 Write mode for I²C

1) The master device initiates the data communication by a start condition. The definition of the start condition is shown in Figure 8-8. The start condition is established by pulling the SDA from HIGH to LOW while the SCL stays HIGH.
2) The slave address is following the start condition for recognition use. For the SSD1306, the slave address is either "b0111100" or "b0111101" by changing the SA0 to LOW or HIGH (D/C pin acts as SA0).
3) The write mode is established by setting the R/W# bit to logic "0".
4) An acknowledgement signal will be generated after receiving one byte of data, including the slave address and the R/W# bit. Please refer to the Figure 8-9 for the graphical representation of the acknowledge signal. The acknowledge bit is defined as the SDA line is pulled down during the HIGH period of the acknowledgement related clock pulse.
5) After the transmission of the slave address, either the control byte or the data byte may be sent across the SDA. A control byte mainly consists of Co and D/C# bits following by six "0" 's.
    a. If the Co bit is set as logic "0", the transmission of the following information will contain data bytes only.
    b. The D/C# bit determines the next data byte is acted as a command or a data. If the D/C# bit is set to logic "0", it defines the following data byte as a command. If the D/C# bit is set to logic "1", it defines the following data byte as a data which will be stored at the GDDRAM. The GDDRAM column address pointer will be increased by one automatically after each data write.
6) Acknowledge bit will be generated after receiving each control byte or data byte.
7) The write mode will be finished when a stop condition is applied. The stop condition is also defined in Figure 8-8. The stop condition is established by pulling the "SDA in" from LOW to HIGH while the "SCL" stays HIGH.

8.1.5.1 I²C总线写入数据

I²C总线接口可以访问以向设备写入数据和命令。请参见图8-7，了解I²C总线的写入模式的时间顺序。

图 8-7：I²C 总线数据格式



8.1.5.2 I²C 写入模式

1) 主设备通过起始条件启动数据通信。起始条件的定义如图 8-8 所示。起始条件通过在 SCL 保持高电平的同时将 SDA 从高电平拉低来建立。

2) 从地址紧跟启动条件用于识别。对于 SSD1306，从地址是"b0111100"或"b0111101"，通过将 SA0 设置为低电平或高电平来改变（D/C 引脚充当 SA0）。

3) 写入模式是通过将 R/W# 位设置为逻辑"0"来建立的。
4）在接收到一个字节的数据后（包括从设备地址和 R/W# 位），将生成一个确认信号。请参阅图 8-9 以获取确认信号的图示表示。确认位的定义是在与确认相关的时钟脉冲高电平期间将 SDA 线拉低。
5) 在从机地址传输之后，可以通过SDA发送控制字节或数据字节。控制字节主要由Co和D/C#位构成，后跟六个"0"。

a. 如果 Co 位设置为逻辑"0"，则以下信息的传输将仅包含数据字节。b. D/C# 位决定下一个数据字节是作为命令还是数据处理。如果 D/C# 位设置为逻辑"0"，它将定义下一个数据字节为命令。如果 D/C# 位设置为逻辑"1"，它将定义下一个数据字节为数据，该数据将存储在 GDDRAM 中。在每次数据写入后，GDDRAM 列地址指针会自动增加 1。

6) 在接收到每个控制字节或数据字节后，将生成确认位。
7) 当施加停止条件时，写入模式将结束。停止条件也在图8-8中定义。停止条件是通过在"SCL"保持高电平的同时，将"SDA输入"从低电平拉到高电平来建立的。

Figure 8-8 : Definition of the Start and Stop Condition






Figure 8-9 : Definition of the acknowledgement condition



Please be noted that the transmission of the data bit has some limitations.

1. The data bit, which is transmitted during each SCL pulse, must keep at a stable state within the “HIGH” period of the clock pulse. Please refer to the Figure 8-10 for graphical representations. Except in start or stop conditions, the data line can be switched only when the SCL is LOW.
2. Both the data line (SDA) and the clock line (SCL) should be pulled up by external resistors.

Figure 8-10 : Definition of the data transfer condition



Fi图 8-8：启动和停止 Co 的定义 ndition






图 8-9：确认条件的定义



请注意，数据位的传输存在一些限制。

1. 每个 SCL 脉冲期间传输的数据位必须在时钟脉冲的“高电平”期间保持稳定状态。请参见图 8-10 以获取图示。除启动或停止条件外，数据线只能在 SCL 为低电平时切换。 2. 数据线（SDA）和时钟线（SCL）都应由外部电阻上拉。

图 8-10：数据传输条件的定义




8.2 Command Decoder

This module determines whether the input data is interpreted as data or command. Data is interpreted based upon the input of the D/C# pin.

If D/C# pin is HIGH, D[7:0] is interpreted as display data written to Graphic Display Data RAM (GDDRAM). If it is LOW, the input at D[7:0] is interpreted as a command. Then data input will be decoded and written to the corresponding command register.

8.3 Oscillator Circuit and Display Time Generator

Figure 8-11 : Oscillator Circuit and Display Time Generator



This module is an on-chip LOW power RC oscillator circuitry. The operation clock (CLK) can be generated either from internal oscillator or external source CL pin. This selection is done by CLS pin. If CLS pin is pulled HIGH, internal oscillator is chosen and CL should be left open. Pulling CLS pin LOW disables internal oscillator and external clock must be connected to CL pins for proper operation. When the internal oscillator is selected, its output frequency Fosc can be changed by command D5h A[7:4].

The display clock (DCLK) for the Display Timing Generator is derived from CLK. The division factor "D" can be programmed from 1 to 16 by command D5h

$$DCLK = F_{OSC} / D$$

The frame frequency of display is determined by the following formula.

$$F_{FRM} = \frac{F_{osc}}{D \times K \times No.\ of\ Mux}$$

where

- D stands for clock divide ratio. It is set by command D5h A[3:0]. The divide ratio has the range from 1 to 16.
- K is the number of display clocks per row. The value is derived by
  K = Phase 1 period + Phase 2 period + BANK0 pulse width
  = 2 + 2 + 50 = 54 at power on reset
  (Please refer to Section 8.6 "Segment Drivers / Common Drivers" for the details of the "Phase")
- Number of multiplex ratio is set by command A8h. The power on reset value is 63 (i.e. 64MUX).
- F_{OSC} is the oscillator frequency. It can be changed by command D5h A[7:4]. The higher the register setting results in higher frequency.


8.2 指令解码器

该模块用于确定输入数据是被解释为数据还是命令。数据的解释取决于 D/C# 引脚的输入。

如果 D/C# 引脚为高电平，D[7:0] 被解释为写入图形显示数据 RAM (GDDRAM) 的显示数据。 如果它为低电平，D[7:0] 的输入将被解释为命令。然后，数据输入将被解码并写入相应的命令寄存器。

8.3 振荡器电路与显示时间发生器

图 8-11：振荡器电路和显示时间发生器



该模块是一个片上低功耗RC振荡器电路。操作时钟（CLK）可以由内部振荡器或外部CL引脚信号生成。此选择通过CLS引脚完成。如果CLS引脚被拉高，则选择内部振荡器，CL引脚应保持空置。将CLS引脚拉低将禁用内部振荡器，此时必须将外部时钟连接到CL引脚以确保正常操作。当选择内部振荡器时，其输出频率Fosc可以通过命令D5h A[7:4]进行更改。

显示时序发生器（Display Timing Generator）的显示时钟（DCLK）由 CLK 导出。分频系数“D”可以通过命令 D5h 编程设置为 1 到 16。

$$DCLK = F_{OSC} / D$$

显示的帧频由以下公式确定。

$$F_{FRM} = \frac{F_{osc}}{D \times K \times No.\ of\ Mux}$$


哪里

- D代表时钟分频比。它由指令D5h A[3:0]设置。分频比的范围是1到16。

- K 是每行显示时钟的数量。该值由 K = 阶段 1 周期 + 阶段 2 周期 + BANK0 脉冲宽度
= 2 + 2 + 50 = 54 在上电复位时设定（有关“阶段”的详细信息，请参见第 8.6 节“段驱动器 / 公共驱动器”）• 多路复用比的数量由命令 A8h 设置。上电复位值为 63（即 64MUX）。• FOSC 是振荡器频率。它可以通过命令 D5h A[7:4] 改变。寄存器设置值越高，频率越高。

8.4 FR synchronization

FR synchronization signal can be used to prevent tearing effect.



The starting time to write a new image to OLED driver is depended on the MCU writing speed. If MCU can finish writing a frame image within one frame period, it is classified as fast write MCU. For MCU needs longer writing time to complete (more than one frame but within two frames), it is a slow write one.

For fast write MCU: MCU should start to write new frame of ram data just after rising edge of FR pulse and should be finished well before the rising edge of the next FR pulse.

For slow write MCU: MCU should start to write new frame ram data after the falling edge of the 1st FR pulse and must be finished before the rising edge of the 3rd FR pulse.


8.5 Reset Circuit

When RES# input is LOW, the chip is initialized with the following status:

1. Display is OFF
2. 128 x 64 Display Mode
3. Normal segment and display data column address and row address mapping (SEG0 mapped to address 00h and COM0 mapped to address 00h)
4. Shift register data clear in serial interface
5. Display start line is set at display RAM address 0
6. Column address counter is set at 0
7. Normal scan direction of the COM outputs
8. Contrast control register is set at 7Fh
9. Normal display mode (Equivalent to A4h command)

8.4 FR 同步

FR同步信号可用于防止画面撕裂。



向 OLED 驱动器写入新图像的起始时间取决于 MCU 的写入速度。如果 MCU 能在一个帧周期内完成一帧图像的写入，则被归类为快速写入 MCU。对于需要更长写入时间才能完成（超过一帧但在两帧内）的 MCU，则属于慢速写入 MCU。

对于快速写入 MCU：MCU 应在 FR 脉冲上升沿之后立即开始写入新的 RAM 数据帧，并应在下一次 FR 脉冲上升沿之前完成写入。

对于慢速写入 MCU：MCU 应在1st FR 脉冲的下降沿之后开始写入新的帧存数据，并且必须在3rd FR 脉冲的上升沿之前完成。

8.5 复位电路

当 RES# 输入为低电平时，芯片将以以下状态初始化：

1. 显示关闭 2. 128 x 64 显示模式 3. 正常段和显示数据列地址与行地址映射（SEG0 映射到地址 00h，COM0 映射到地址 00h） 4. 串行接口中移位寄存器数据清零 5 0 60. 显示起始行设置在显示 RAM 地址上。列地址计数器设置为 7。COM 输出的正常扫描方向 8. 对比度控制寄存器设置为 7Fh 9. 正常显示模式（相当于 A4h 命令）


8.6 Segment Drivers / Common Drivers

Segment drivers deliver 128 current sources to drive the OLED panel. The driving current can be adjusted from 0 to 100uA with 256 steps. Common drivers generate voltage-scanning pulses.

The segment driving waveform is divided into three phases:

1. In phase 1, the OLED pixel charges of previous image are discharged in order to prepare for next image content display.
2. In phase 2, the OLED pixel is driven to the targeted voltage. The pixel is driven to attain the corresponding voltage level from V_{SS}. The period of phase 2 can be programmed in length from 1 to 15 DCLKs. If the capacitance value of the pixel of OLED panel is larger, a longer period is required to charge up the capacitor to reach the desired voltage.
3. In phase 3, the OLED driver switches to use current source to drive the OLED pixels and this is the current drive stage.

Figure 8-12 : Segment Output Waveform in three phases



After finishing phase 3, the driver IC will go back to phase 1 to display the next row image data. This three-step cycle is run continuously to refresh image display on OLED panel.

In phase 3, if the length of current drive pulse width is set to 50, after finishing 50 DCLKs in current drive phase, the driver IC will go back to phase 1 for next row display.


8.6 分段驱动程序 / 常用驱动程序

段驱动器提供128个电流源来驱动OLED面板。驱动电流可以在0到100微安之间以256步进行调节。公共驱动器产生电压扫描脉冲。

段驱动波形分为三个阶段：

1. 在阶段1中，为了准备显示下一幅图像内容，OLED像素会放电以释放前一幅图像的电荷。
2. 在阶段2中，OLED像素被驱动到目标电压。像素被驱动以达到从V_{SS}开始的对应电压水平。阶段2的周期长度可以编程从1到15个DCLK。如果OLED面板像素的电容值较大，则需要更长的周期来给电容充电以达到所需电压。 3. 在阶段3中，OLED驱动器切换为使用电流源驱动OLED像素，这就是电流驱动阶段。

Fig图 8-12：三相段输出波形 阶段




完成第3阶段后，驱动IC将返回第1阶段以显示下一行图像数据。这个三步循环会持续运行，以刷新OLED面板上的图像显示。

在第3阶段，如果当前驱动脉冲宽度设置为50，在当前驱动阶段完成50个DCLK后，驱动IC将回到第1阶段以显示下一行。

8.7 Graphic Display Data RAM (GDDRAM)


The GDDRAM is a bit mapped static RAM holding the bit pattern to be displayed. The size of the RAM is 128 x 64 bits and the RAM is divided into eight pages, from PAGE0 to PAGE7, which are used for monochrome 128x64 dot matrix display, as shown in Figure 8-13.

Figure 8-13 : GDDRAM pages structure of SSD1306



When one data byte is written into GDDRAM, all the rows image data of the same page of the current column are filled (i.e. the whole column (8 bits) pointed by the column address pointer is filled.). Data bit D0 is written into the top row, while data bit D7 is written into bottom row as shown in Figure 8-14.

Figure 8-14 : Enlargement of GDDRAM (No row re-mapping and column-remapping)




For mechanical flexibility, re-mapping on both Segment and Common outputs can be selected by software as shown in Figure 8-13.

For vertical shifting of the display, an internal register storing the display start line can be set to control the portion of the RAM data to be mapped to the display (command D3h).

8.7 图形显示数据 RAM (GDDRAM)


GDDRAM 是一个位映射静态 RAM，用于存储要显示的位图模式。该 RAM 的大小为 128 x 64 位，并且 RAM 被分为八个页面，从 PAGE0 到 PAGE7，用于单色 128x64 点阵显示，如图 8-13 所示。

图 8-13：SSD1306 的 GDDRAM 页面结构



当一个数据字节写入 GDDRAM 时，当前列同一页的所有行图像数据都会被填充（即由列地址指针指向的整列（8 位）都会被填充）。数据位 D0 写入顶部行，而数据位 D7 写入底部行，如图 8-14 所示。

图 8-14：GDDRAM 放大（无行重映射和列重映射）



对于机械灵活性，如图 8-13 所示，软件可以选择对段输出和公共输出进行重新映射。

用于垂直移动 RA 的部分显示器的显示寄存器，可以设置一个内部寄存器来存储显示起始行以进行控制要映射到显示的数据 M（命令 D3h）。

8.8 SEG/COM Driving block

This block is used to derive the incoming power sources into the different levels of internal use voltage and current.


- V_{CC} is the most positive voltage supply.
- V_{COMH} is the Common deselected level. It is internally regulated.
- V_{LSS} is the ground path of the analog and panel current.
- I_{REF} is a reference current source for segment current drivers I_{SEG}. The relationship between reference current and segment current of a color is:

I_{SEG} = Contrast / 256 x I_{REF} x scale factor

in which
the contrast (0~255) is set by Set Contrast command 81h; and
the scale factor is 8 by default.

The magnitude of I_{REF} is controlled by the value of resistor, which is connected between I_{REF} pin and V_{SS} as shown in Figure 8-15. It is recommended to set I_{REF} to 12.5 ± 2uA so as to achieve I_{SEG} = 100uA at maximum contrast 255.

Figure 8-15 : I_{REF} Current Setting by Resistor Value



Since the voltage at I_{REF} pin is V_{CC} – 2.5V, the value of resistor R1 can be found as below:

For I_{REF} = 12.5uA, V_{CC} =12V:

R1 = (Voltage at I_{REF} – V_{SS}) / I_{REF}
= (12 – 2.5) / 12.5uA
= 760KΩ

8.8 SEG/COM 驱动块


该模块用于将输入电源导出为不同电平的内部使用电压和电流。

• VCC 是最高的正电压供应。• VCOMH 是公共未选中电平。它是内部调节的。• VLSS 是模拟和面板电流的接地路径。• IREF 是段电流驱动器 ISEG 的参考电流源。参考电流与某一颜色段电流的关系为：

I_{SEG} = 对比度 / 256 x I_{REF} x 缩放因子，其中对比度（0~255）由设置对比度命令 81h 设定；缩放因子默认值为 8。

I_{REF} 的大小由连接在I_{REF} 引脚和V_{SS} 8 15 $_{REF}$ 12 5 ± 2 $_{SEG}$ = 之间的电阻值控制，如图-所示。建议将I设置为. uA，以在最大对比度下实现I uA。
100 255

图 8-15：按电阻值设置的电流 I_{REF}



由于 I_{REF} 引脚的电压为 V_{CC} – 2.5V，电阻 R1 的数值可以如下求得：

For I_{REF} = 12.5uA, V_{CC} =12V:

R1 = (Voltage at I_{REF} □V_{SS}) / I_{REF}
= (12 □2.5) / 12.5uA
= 760KΩ


8.9 Power ON and OFF sequence

The following figures illustrate the recommended power ON and power OFF sequence of SSD1306

Power ON sequence:

1. Power ON V_{DD}
2. After V_{DD} become stable, set RES# pin LOW (logic low) for at least 3us (t_1) [4] and then HIGH (logic high).
3. After set RES# pin LOW (logic low), wait for at least 3us (t_2). Then Power ON V_{CC}.[1]
4. After V_{CC} become stable, send command AFh for display ON. SEG/COM will be ON after 100ms (t_{AF}).


Figure 8-16 : The Power ON sequence



Power OFF sequence:

1. Send command AEh for display OFF.
2. Power OFF V_{CC}.[1], [2], [3]
3. Power OFF V_{DD} after t_{OFF}. [5] (Typical t_{OFF}=100ms)

Figure 8-17 : The Power OFF sequence



Note:

(1) Since an ESD protection circuit is connected between V_{DD} and V_{CC}, V_{CC} becomes lower than V_{DD} whenever V_{DD} is ON and V_{CC} is OFF as shown in the dotted line of V_{CC} in Figure 8-16 and Figure 8-17.

(2) V_{CC} should be kept float (i.e. disable) when it is OFF.

(3) Power Pins (V_{DD} , V_{CC}) can never be pulled to ground under any circumstance.

(4) The register values are reset after t_1.

(5) V_{DD} should not be Power OFF before V_{CC} Power OFF.

8.9 电源开关顺序

接下来的 下图显示了 SSD1306 建议的开机和关机顺序

开机顺序：

1 DD 。开启电源 V。V_{DD} 稳定后，将 RES# 引脚拉低（逻辑低）至少 3 微秒 (t_1) (4)，然后拉高（逻辑高）。3 3 2 CC.(1) 。


2

3

4

在将 RES# 引脚拉低（逻辑低）后，等待至少 t 微秒。然后开启电源 V。V 稳定后，发送命令 AFh 开启显示。SEG/COM 在 100 毫秒 (t_{AF}) 后会开启。


图 8-16：电源开启顺序



关机顺序：

1. 发送命令 AEh 以关闭显示。2. 关闭 V_{CC}.(1)、(2)、(3) 电源 3. 在 t_{OFF} 后关闭 V_{DD} 电源。（5）（典型 t_{OFF}=100 毫秒）

图 8-17：断电顺序



注意：

(1)

由于在 V_{DD} 和 V_{CC} 之间连接了 ESD 保护电路，每当 V_{DD} 打开且 V_{CC} 关闭时，V_{CC} 会变得低于 V_{DD}，如图 8-16 和图 8-17 中 V_{CC} 虚线所示。(2) 当 V_{CC} 关闭时，应保持悬空（即禁用）。(3) 电源引脚 (V_{DD}，V_{CC}) 在任何情况下都不能接地。(4) 寄存器值会在 t_1 后复位。(5) V_{DD} 在 V_{CC} 关闭电源之前不应断电。

9 COMMAND TABLE

Table 9-1: Command Table

(D/C#=0, R/W#(WR#) = 0, E(RD#=1) unless specific setting is stated)

1. Fundamental Command Table											
D/C#	**Hex**	**D7**	**D6**	**D5**	**D4**	**D3**	**D2**	**D1**	**D0**	**Command**	**Description**
0 0	81 A[7:0]	1 A_7	0 A_6	0 A_5	0 A_4	0 A_3	0 A_2	0 A_1	1 A_0	Set Contrast Control	Double byte command to select 1 out of 256 contrast steps. Contrast increases as the value increases. (RESET = 7Fh)
0	A4/A5	1	0	1	0	0	1	0	X_0	Entire Display ON	A4h, X_0=0b: Resume to RAM content display (RESET) Output follows RAM content A5h, X_0=1b: Entire display ON Output ignores RAM content
0	A6/A7	1	0	1	0	0	1	1	X_0	Set Normal/Inverse Display	A6h, X[0]=0b: Normal display (RESET) 0 in RAM: OFF in display panel 1 in RAM: ON in display panel A7h, X[0]=1b: Inverse display 0 in RAM: ON in display panel 1 in RAM: OFF in display panel
0	AE AF	1	0	1	0	1	1	1	X_0	Set Display ON/OFF	AEh, X[0]=0b:Display OFF (sleep mode) (RESET) AFh X[0]=1b:Display ON in normal mode

2. **Scrolling Command Table**											
D/C#	**Hex**	**D7**	**D6**	**D5**	**D4**	**D3**	**D2**	**D1**	**D0**	**Command**	**Description**
0	26/27	0	0	1	0	0	1	1	X_0	Continuous Horizontal Scroll Setup	26h, X[0]=0, Right Horizontal Scroll 27h, X[0]=1, Left Horizontal Scroll (Horizontal scroll by 1 column) A[7:0] : Dummy byte (Set as 00h) B[2:0] : Define start page address 000b – PAGE0 | 011b – PAGE3 | 110b – PAGE6 001b – PAGE1 | 100b – PAGE4 | 111b – PAGE7 010b – PAGE2 | 101b – PAGE5 C[2:0] : Set time interval between each scroll step in terms of frame frequency 000b – 5 frames | 100b – 3 frames 001b – 64 frames | 101b – 4 frames 010b – 128 frames | 110b – 25 frame 011b – 256 frames | 111b – 2 frame D[2:0] : Define end page address 000b – PAGE0 | 011b – PAGE3 | 110b – PAGE6 001b – PAGE1 | 100b – PAGE4 | 111b – PAGE7 010b – PAGE2 | 101b – PAGE5 The value of D[2:0] must be larger or equal to B[2:0] E[7:0] : Dummy byte (Set as 00h) F[7:0] : Dummy byte (Set as FFh)
0	A[7:0]	0	0	0	0	0	0	0	0		
0	B[2:0]	*	*	*	*	*	B_2	B_1	B_0		
0	C[2:0]	*	*	*	*	*	C_2	C_1	C_0		
0	D[2:0]	*	*	*	*	*	D_2	D_1	D_0		
0	E[7:0]	0	0	0	0	0	0	0	0		
0	F[7:0]	1	1	1	1	1	1	1	1		

9 命令表

表 9-1：命令表

(D/C#=0, R/W#(WR#) = 0, E(RD#=1) 除非声明了特定设置) 。基本命令

1											
D/C#	十六进制	D7	D6	D5	D4	D3	D2	D1	D0	命令	描述
0 0	81 A[7:0]	1 A_7	0 A_6	0 A_5	0 A_4	0 A_3	0 A_2	0 A_1	1 A_0	设置对比度控制双字节命令以从256中选择1对比步骤。随着数值的增加，对比度增强增加。 (重置 = 7Fh)	
0	A4/A5	1	0	1	0	0	1	0	X_0	整个显示屏开启	A4h, X_0=0b：恢复到 RAM 内容显示 (重置) 输出跟随RAM内容 A5h，X_0=1b：整个显示开启 输出忽略内存内容
0	A6/A7	1	0	1	0	0	1	1	X_0	设置普通/反向显示	A6h, X[0]=0b：正常显示（重置） RAM 中为 0：显示面板显示关闭 RAM 中的 1：显示面板上为 ON A7h，X[0]=1b：反向显示 RAM中为0：显示面板上显示为ON RAM 中的 1：显示面板中关闭
0	AE AF	1	0	1	0	1	1	1	X_0	设置显示 开/关 AEh, X[0]=0b：关闭显示（睡眠模式）(重置) AFH X[0]=1b:在正常模式下显示开启	

2. 滚动命令表											
D/C#	十六进制	D7	D6	D5	D4	D3	D2	D1	D0	命令	描述
0	26/27	0	0	1	0	0	1	1	X_0	连续的水平滚动设置	26小时, X[0]=0, 右水平滚动 27小时, X[0]=1, 左水平滚动 （水平滚动1列） A[7:0]： 虚拟字节（设置为00h） B[2:0]： 定义起始页地址 000b – 页0 011b – 页3 110b – 页6 001b – 第1页 100b – 第4页 111b – 第7页 010b – 第2页 101b – 第5页 C[2:0]： 设置每次滚动步骤之间的时间间隔 帧频条件 000b – 5 帧 | 100b – 3 帧 001b – 64 帧 | 101b – 4 帧 010b – 128 帧 | 110b – 25 帧 011b – 256 帧 | 111b – 2 帧 D[2:0]： 定义结束页地址 000b – 页0 011b – 页3 110b – 页6 001b – 第1页 100b – 第4页 111b – 第7页 010b – 页2 101b – 页5 D[2:0] 的值必须大于或等于到 B[2:0] E[7:0]： 虚拟字节（设置为00h） F[7:0]： 虚拟字节（设置为 FFh）
0	A[7:0]	0	0	0	0	0	0	0	0		
0	B[2:0]	*	*	*	*	*	B_2	B_1	B_0		
0	C[2:0]	*	*	*	*	*	C_2	C_1	C_0		
0	D[2:0]	*	*	*	*	*	D_2	D_1	D_0		
0	E[7:0]	0	0	0	0	0	0	0	0		
0	F[7:0]	1	1	1	1	1	1	1	1		

2. Scrolling Command Table

D/C#	Hex	D7	D6	D5	D4	D3	D2	D1	D0	Command	Description
0	29/2A	0	0	1	0	1	0	X_1	X_0	Continuous Vertical and Horizontal Scroll Setup	29h, X_1X_0=01b : Vertical and Right Horizontal Scroll 2Ah, X_1X_0=10b : Vertical and Left Horizontal Scroll (Horizontal scroll by 1 column) A[7:0] : Dummy byte B[2:0] : Define start page address 000b – PAGE0 | 011b – PAGE3 | 110b – PAGE6 001b – PAGE1 | 100b – PAGE4 | 111b – PAGE7 010b – PAGE2 | 101b – PAGE5 | C[2:0] : Set time interval between each scroll step in terms of frame frequency 000b – 5 frames | 100b – 3 frames 001b – 64 frames | 101b – 4 frames 010b – 128 frames | 110b – 25 frame 011b – 256 frames | 111b – 2 frame D[2:0] : Define end page address 000b – PAGE0 | 011b – PAGE3 | 110b – PAGE6 001b – PAGE1 | 100b – PAGE4 | 111b – PAGE7 010b – PAGE2 | 101b – PAGE5 | The value of D[2:0] must be larger or equal to B[2:0] E[5:0] : Vertical scrolling offset e.g. E[5:0]= 01h refer to offset =1 row E[5:0] =3Fh refer to offset =63 rows **Note** (1) No continuous vertical scrolling is available.
0	2E	0	0	1	0	1	1	1	0	Deactivate scroll	Stop scrolling that is configured by command 26h/27h/29h/2Ah. **Note** (1) After sending 2Eh command to deactivate the scrolling action, the ram data needs to be rewritten.
0	2F	0	0	1	0	1	1	1	1	Activate scroll	Start scrolling that is configured by the scrolling setup commands :26h/27h/29h/2Ah with the following valid sequences: Valid command sequence 1: 26h ;2Fh. Valid command sequence 2: 27h ;2Fh. Valid command sequence 3: 29h ;2Fh. Valid command sequence 4: 2Ah ;2Fh. For example, if “26h; 2Ah; 2Fh.” commands are issued, the setting in the last scrolling setup command, i.e. 2Ah in this case, will be executed. In other words, setting in the last scrolling setup command overwrites the setting in the previous scrolling setup commands.

2. 滚动命令表

D/C#	十六进制	D7	D6	D5	D4	D3	D2	D1	D0	命令		描述
0	29/2A	0	0	1	0	1	0	X_1	X_0	连续的垂直和水平滚动设置		29小时，X_1X_0=01b：垂直和右水平滚动 2Ah，X_1X_0=10b：垂直和左水平滚动 （水平滚动1列） A[7:0]：虚拟字节 B[2:0]： 定义起始页地址 000b – 页0 011b – 页3 110b – 页6 001b – 第1页 100b – 第4页 111b – 第7页 010b – 页2 101b – 页5 C[2:0]： 设置每次滚动步骤之间的时间间隔帧频条件 000b – 5 帧 | 100b – 3 帧 001b – 64 帧 | 101b – 4 帧 010b – 128 帧 | 110b – 25 帧 011b – 256 帧 | 111b – 2 帧 D[2:0]： 定义结束页地址 000b – 页0 011b – 页3 110b – 页6 001b – 第1页 100b – 第4页 111b – 第7页 010b – 第2页 101b – 第5页 D[2:0] 的值必须大于或等于到 B[2:0] E[5:0]： 垂直滚动偏移 例如，E[5:0]= 01h 指的是偏移 =1 行 E[5:0] =3Fh 指的是偏移 =63 行 **Note** (1) 不支持连续垂直滚动。
0	2E	0	0	1	0	1	1	1	0	停用滚动 通过命令配置的停止滚动		26h/27h/29h/2Ah。 **Note** (1) 发送 2Eh 命令以停用滚动后动作，需要重写 RAM 数据。
0	2F	0	0	1	0	1	1	1	1	激活卷轴		开始滚动，由滚动设置配置命令：26h/27h/29h/2Ah，具有以下有效序列： 有效的命令序列 1: 26h ;2Fh。 有效的命令序列 2: 27h ;2Fh。 有效的命令序列 3: 29h ;2Fh。 有效的命令序列 4: 2Ah ;2Fh。 例如，如果“26h；2Ah；2Fh。”命令是已发布，在上一个滚动设置命令中的设置，即在本例中为2Ah ，将被执行。换句话说，在最后的滚动设置命令中设置会被覆盖之前滚动设置命令中的设置。

2. Scrolling Command Table

D/C#	Hex	D7	D6	D5	D4	D3	D2	D1	D0	Command	Description
0	A3	1	0	1	0	0	0	1	1	Set Vertical Scroll Area	A[5:0] : Set No. of rows in top fixed area. The No. of rows in top fixed area is referenced to the top of the GDDRAM (i.e. row 0).[RESET = 0] B[6:0] : Set No. of rows in scroll area. This is the number of rows to be used for vertical scrolling. The scroll area starts in the first row below the top fixed area. [RESET = 64] **Note** (1) A[5:0]+B[6:0] <= MUX ratio (2) B[6:0] <= MUX ratio (3a) Vertical scrolling offset (E[5:0] in 29h/2Ah) < B[6:0] (3b) Set Display Start Line ($X_5X_4X_3X_2X_1X_0$ of 40h~7Fh) < B[6:0] (4) The last row of the scroll area shifts to the first row of the scroll area. (5) For 64d MUX display A[5:0] = 0, B[6:0]=64 : whole area scrolls A[5:0]= 0, B[6:0] < 64 : top area scrolls A[5:0] + B[6:0] < 64 : central area scrolls A[5:0] + B[6:0] = 64 : bottom area scrolls
0	A[5:0]	*	*	A_5	A_4	A_3	A_2	A_1	A_0		
0	B[6:0]	*	B_6	B_5	B_4	B_3	B_2	B_1	B_0		

3. Addressing Setting Command Table

D/C#	Hex	D7	D6	D5	D4	D3	D2	D1	D0	Command	Description
0	00~0F	0	0	0	0	X_3	X_2	X_1	X_0	Set Lower Column Start Address for Page Addressing Mode	Set the lower nibble of the column start address register for Page Addressing Mode using X[3:0] as data bits. The initial display line register is reset to 0000b after RESET. **Note** (1) This command is only for page addressing mode
0	10~1F	0	0	0	1	X_3	X_2	X_1	X_0	Set Higher Column Start Address for Page Addressing Mode	Set the higher nibble of the column start address register for Page Addressing Mode using X[3:0] as data bits. The initial display line register is reset to 0000b after RESET. **Note** (1) This command is only for page addressing mode
0	20	0	0	1	0	0	0	0	0	Set Memory Addressing Mode	A[1:0] = 00b, Horizontal Addressing Mode A[1:0] = 01b, Vertical Addressing Mode A[1:0] = 10b, Page Addressing Mode (RESET) A[1:0] = 11b, Invalid
0	A[1:0]	*	*	*	*	*	*	A_1	A_0		
0	21	0	0	1	0	0	0	0	1	Set Column Address	Setup column start and end address A[6:0] : Column start address, range : 0-127d, (RESET=0d) B[6:0]: Column end address, range : 0-127d, (RESET =127d) **Note** (1) This command is only for horizontal or vertical addressing mode.
0	A[6:0]	*	A_6	A_5	A_4	A_3	A_2	A_1	A_0		
0	B[6:0]	*	B_6	B_5	B_4	B_3	B_2	B_1	B_0		

2. 滚动命令表

D/C#	十六进制	D7	D6	D5	D4	D3	D2	D1	D0	命令			描述
0	A3	1	0	1	0	0	0	1	1	设置垂直滚动 Area			A[5:0]： 设置顶端固定区域的行数。行数 顶部固定区域中的行是参考于 GDDRAM 顶部（即第 0 行）。[重置 = 0] B[6:0]： 设置滚动区域的行数。这是 用于垂直的行数 滚动。滚动区域从第一个开始 顶部固定区域下面的行。[重置 = 64] **Note** (1) A[5:0]+B[6:0] <= 多路复用比 (2) B[6:0] <= 多路复用比 (3a) 垂直滚动偏移 (E[5:0] 在 29h/2Ah) < B[6:0] (3b) 设置显示起始行 ($X_5X_4X_3X_2X_1X_0$ of 40h~7Fh) < B[6:0] （4）滚动区域的最后一行移动到第一行滚动区域的 (5) 用于64d MUX显示 A[5:0] = 0， B[6:0]=64： 整个区域滚动 A[5:0]= 0， B[6:0] < 64： 顶部区域滚动 A[5:0] + B[6:0] < 64：中央区域滚动 A[5:0] + B[6:0] = 64：底部区域滚动
0	A[5:0]	*	*	A_5	A_4	A_3	A_2	A_1	A_0				
0	B[6:0]	*	B_6	B_5	B_4	B_3	B_2	B_1	B_0				

3. 处理设置命令表

D/C#	十六进制	D7	D6	D5	D4	D3	D2	D1	D0	命令			描述
0	00~0F	0	0	0	0	X_3	X_2	X_1	X_0	设置下列 起始地址 页面寻址 Mode			设置列起始地址的低四位 使用 X[3:0] 注册页面寻址模式 作为数据位。初始显示行寄存器是 在重置后重置为0000b。 **Note** (1) 该命令仅用于页寻址模式
0	10~1F	0	0	0	1	X_3	X_2	X_1	X_0	设置更高列 起始地址 页面寻址 Mode			设置列起始地址的高半字节 使用 X[3:0] 注册页面寻址模式 作为数据位。初始显示行寄存器是 在重置后重置为0000b。 **Note** (1) 该命令仅用于页寻址模式
0	20	0	0	1	0	0	0	0	0	设置内存 寻址方式			A[1:0] = 00b，水平寻址模式 A[1:0] = 01b，垂直寻址模式 A[1:0] = 10b，页寻址模式（重置） A[1:0] = 11b，无效
0	A[1:0]	*	*	*	*	*	*	A_1	A_0				
0	21	0	0	1	0	0	0	0	1	设置列地址 设定列的			起始和结束地址 A[6:0]： 列起始地址， 范围： 0-127d, (重置=0天) B[6:0]: 列结束地址， 范围： 0-127d, (重置 =127天) **Note** (1) 该命令仅适用于水平或垂直 寻址模式。
0	A[6:0]	*	A_6	A_5	A_4	A_3	A_2	A_1	A_0				
0	B[6:0]	*	B_6	B_5	B_4	B_3	B_2	B_1	B_0				

3. **Addressing Setting Command Table**

D/C#	Hex	D7	D6	D5	D4	D3	D2	D1	D0	Command	Description
0 0 0	22 A[2:0] B[2:0]	0 * *	0 * *	1 * *	0 * *	0 * *	0 A_2 B_2	1 A_1 B_1	0 A_0 B_0	Set Page Address	Setup page start and end address A[2:0] : Page start Address, range : 0-7d, (RESET = 0d) B[2:0] : Page end Address, range : 0-7d, (RESET = 7d) **Note** (1) This command is only for horizontal or vertical addressing mode.
0	B0~B7	1	0	1	1	0	X_2	X_1	X_0	Set Page Start Address for Page Addressing Mode	Set GDDRAM Page Start Address (PAGE0~PAGE7) for Page Addressing Mode using X[2:0]. **Note** (1) This command is only for page addressing mode

3. 处理设置命令表

D/C#	十六进制	D7	D6	D5	D4	D3	D2	D1	D0	命令			描述
0 0 0	22 A[2:0] B[2:0]	0 * *	0 * *	1 * *	0 * *	0 * *	0 A_2 B_2	1 A_1 B_1	0 A_0 B_0	设置页面地址			设置页面起始和结束地址 A[2:0]：页面起始地址，范围：0-7d，(重置 = 0天) B[2:0]：页末地址，范围：0-7d，(重置 = 7天) **Note** (1) 该命令仅适用于水平或垂直寻址模式。
0	B0~B7	1	0	1	1	0	X_2	X_1	X_0	设置页面开始 页面地址 寻址方式			设置GDDRAM页面起始地址 （PAGE0~PAGE7） 用于页面寻址模式 使用 X[2:0]。 **Note** (1) 该命令仅用于页寻址模式

4. **Hardware Configuration (Panel resolution & layout related) Command Table**

D/C#	Hex	D7	D6	D5	D4	D3	D2	D1	D0	Command	Description
0	40~7F	0	1	X_5	X_4	X_3	X_2	X_1	X_0	Set Display Start Line	Set display RAM display start line register from 0-63 using $X_5X_3X_2X_1X_0$. Display start line register is reset to 000000b during RESET.
0	A0/A1	1	0	1	0	0	0	0	X_0	Set Segment Re-map	A0h, X[0]=0b: column address 0 is mapped to SEG0 (RESET) A1h, X[0]=1b: column address 127 is mapped to SEG0
0 0	A8 A[5:0]	1 *	0 *	1 A_5	0 A_4	1 A_3	0 A_2	0 A_1	0 A_0	Set Multiplex Ratio	Set MUX ratio to N+1 MUX N=A[5:0] : from 16MUX to 64MUX, RESET= 111111b (i.e. 63d, 64MUX) A[5:0] from 0 to 14 are invalid entry.
0	C0/C8	1	1	0	0	X_3	0	0	0	Set COM Output Scan Direction	C0h, X[3]=0b: normal mode (RESET) Scan from COM0 to COM[N –1] C8h, X[3]=1b: remapped mode. Scan from COM[N-1] to COM0 Where N is the Multiplex ratio.
0 0	D3 A[5:0]	1 *	1 *	0 A_5	1 A_4	0 A_3	0 A_2	1 A_1	1 A_0	Set Display Offset	Set vertical shift by COM from 0d~63d The value is reset to 00h after RESET.
0 0	DA A[5:4]	1 0	1 0	0 A_5	1 A_4	1 0	0 0	1 1	0 0	Set COM Pins Hardware Configuration	A[4]=0b, Sequential COM pin configuration A[4]=1b(RESET), Alternative COM pin configuration A[5]=0b(RESET), Disable COM Left/Right remap A[5]=1b, Enable COM Left/Right remap

4. 硬件配置（面板分辨率和布局相关）命令表

D/C#	十六进制	D7	D6	D5	D4	D3	D2	D1	D0	命令			描述
0	40~7F	0	1	X_5	X_4	X_3	X_2	X_1	X_0	设置显示起始行	从显示 RAM 设置显示起始行寄存器		使用 $X_5X_3X_2X_1X_0$ 的 0-63。 显示起始行寄存器被重置为000000b 在重置期间。
0	A0/A1	1	0	1	0	0	0	0	X_0	设置段重映射			A0h，X[0]=0b：列地址 0 被映射到 SEG0（重置） A1h, X[0]=1b：列地址127映射到 SEG0
0 0	A8 A[5:0]	1 *	0 *	1 A_5	0 A_4	1 A_3	0 A_2	0 A_1	0 A_0	设置复用比率			将 MUX 比率设置为 N+1 MUX N=A[5:0] : 从16MUX到64MUX, RESET= 111111b（即63d，64MUX） A[5:0] 从0到14是无效输入。
0	C0/C8	1	1	0	0	X_3	0	0	0	设置 COM 输出扫描方向			C0h, X[3]=0b：正常模式（重置）扫描自 COM0 到 COM[N –1] C8h, X[3]=1b：重新映射模式。从扫描 COM[N-1] 到 COM0 其中 N 是多路复用比。
0 0	D3 A[5:0]	1 *	1 *	0 A_5	1 A_4	0 A_3	0 A_2	1 A_1	1 A_0	设置显示偏移			通过 COM 将垂直偏移设置为 0d~63d 复位后，值被重置为 00h。
0 0	DA A[5:4]	1 0	1 0	0 A_5	1 A_4	1 0	0 0	1 1	0 0	设置 COM 引脚 硬件配置			A[4]=0b，串行 COM 引脚配置 A[4]=1b(重置)，替代 COM 引脚配置 A[5]=0b(重置)，禁用 COM 左/右重新映射 A[5]=1b，启用 COM 左/右 重映射

5. Timing & Driving Scheme Setting Command Table

D/C#	Hex	D7	D6	D5	D4	D3	D2	D1	D0	Command	Description
0	D5	1	1	0	1	0	1	0	1	Set Display Clock Divide Ratio/Oscillator Frequency	A[3:0] : Define the divide ratio (D) of the display clocks (DCLK): Divide ratio= A[3:0] + 1, RESET is 0000b (divide ratio = 1) A[7:4] : Set the Oscillator Frequency, F_{OSC}. Oscillator Frequency increases with the value of A[7:4] and vice versa. RESET is 1000b Range:0000b~1111b Frequency increases as setting value increases.
0	A[7:0]	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0		
0	D9	1	1	0	1	1	0	0	1	Set Pre-charge Period	A[3:0] : Phase 1 period of up to 15 DCLK clocks 0 is invalid entry (RESET=2h) A[7:4] : Phase 2 period of up to 15 DCLK clocks 0 is invalid entry (RESET=2h)
0	A[7:0]	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0		
0	DB	1	1	0	1	1	0	1	1	Set V_{COMH} Deselect Level	A[6:4] / Hex code / V_{COMH} deselect level 000b / 00h / ~ 0.65 x V_{CC} 010b / 20h / ~ 0.77 x V_{CC} (RESET) 011b / 30h / ~ 0.83 x V_{CC}
0	A[6:4]	0	A_6	A_5	A_4	0	0	0	0		
0	E3	1	1	1	0	0	0	1	1	NOP	Command for no operation

Note
(1) "*" stands for "Don't care".

5. 定时与驱动方案设置命令表

D/C#	十六进制	D7	D6	D5	D4	D3	D2	D1	D0	命令	描述
0	D5	1	1	0	1	0	1	0	1	设置显示时钟除比率/振荡器频率	A[3:0]： 定义分配比率 (D) 显示时钟 (DCLK)： 分配比例= A[3:0] + 1，重置为 0000b（分频比 = 1） A[7:4]： 设置振荡器频率，F_{OSC}。 振荡器频率随着……增加 A[7:4] 的值，反之亦然。 RESET 是 1000b 范围:0000b~1111b 随着设置值增加，频率增加增加。
0	A[7:0]	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0		
0	D9	1	1	0	1	1	0	0	1	设置预充电周期	A[3:0]： 阶段 1 周期最长为 15 DCLK 时钟 0 是无效的输入 (重置=2h) A[7:4]： 最多 15 DCLK 的第 2 阶段周期 时钟 0 是无效的输入 (重置=2h)
0	A[7:0]	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0		
0	DB	1	1	0	1	1	0	1	1	设置 V_{COMH} 取消选择水平	A[6:4] / Hex code / V COMH 取消选择级别 000b / 00h / ~ 0.65 × V_{CC} 010b / 20h / ~ 0.77 x V_{CC} (重置) 011b / 30h / ~ 0.83 × V_{CC}
0	A[6:4]	0	A_6	A_5	A_4	0	0	0	0		
0	E3	1	1	1	0	0	0	1	1	NOP	无操作命令

Note
(1) "*" 代表 "不关心"。

Table 9-2 : Read Command Table

Bit Pattern	Command	Description
$D_7D_6D_5D_4D_3D_2D_1D_0$	Status Register Read	D[7] : Reserved D[6] : "1" for display OFF / "0" for display ON D[5] : Reserved D[4] : Reserved D[3] : Reserved D[2] : Reserved D[1] : Reserved D[0] : Reserved

Note
(1) Patterns other than those given in the Command Table are prohibited to enter the chip as a command; as unexpected results can occur.

9.1 Data Read / Write

To read data from the GDDRAM, select HIGH for both the R/W# (WR#) pin and the D/C# pin for 6800-series parallel mode and select LOW for the E (RD#) pin and HIGH for the D/C# pin for 8080-series parallel mode. No data read is provided in serial mode operation.
In normal data read mode the GDDRAM column address pointer will be increased automatically by one after each data read.
Also, a dummy read is required before the first data read.
To write data to the GDDRAM, select LOW for the R/W# (WR#) pin and HIGH for the D/C# pin for both 6800-series parallel mode and 8080-series parallel mode. The serial interface mode is always in write mode. The GDDRAM column address pointer will be increased automatically by one after each data write.

Table 9-3 : Address increment table (Automatic)

D/C#	R/W# (WR#)	Comment	Address Increment
0	0	Write Command	No
0	1	Read Status	No
1	0	Write Data	Yes
1	1	Read Data	Yes

表 9-2： 读取命令表

位模式	命令	描述
$D_7D_6D_5D_4D_3D_2D_1D_0$	状态寄存器读取	D[7]： 保留 D[6]： "1" 表示关闭显示 / "0" 表示开启显示 D[5]： 保留 D[4]： 保留 D[3]： 保留 D[2]： 保留 D[1]： 保留 D[0]： 保留

注释（1）

除…之外的模式 命令表中给出的那些指令被禁止作为命令输入芯片；作为意外可能会出现结果。

9.1 数据读取 / 写入

要从GDDRAM读取数据，对于6800系列并行模式，将R/W#（WR#）引脚和D/C#引脚都选择为高电平；对于8080系列并行模式，将E（RD#）引脚选择为低电平，D/C#引脚选择为高电平。串行模式操作下不提供数据读取。

在正常数据读取模式下，每次读取数据后，GDDRAM列地址指针将自动增加一。

还有，一个 d 在第一次读取数据之前需要先进行初步读取 d.
要向GDDRAM写入数据，在6800系列并行模式和8080系列并行模式下，将R/W# (WR#)引脚选择为低电平，D/C#引脚选择为高电平。串行接口模式始终处于写入模式。每写入一个数据，GDDRAM列地址指针会自动增加1。

表 9-3：地址增量表（自动） **ic)**

D/C#	R/W# (WR#)	评论	地址增量
0	0	写命令	No
0	1	阅读状态	No
1	0	写入数据	Yes
1	1	读取数据	Yes

10 COMMAND DESCRIPTIONS

10.1 Fundamental Command

10.1.1 Set Lower Column Start Address for Page Addressing Mode (00h~0Fh)

This command specifies the lower nibble of the 8-bit column start address for the display data RAM under Page Addressing Mode. The column address will be incremented by each data access. Please refer to Section Table 9-1 and Section 10.1.3 for details.

10.1.2 Set Higher Column Start Address for Page Addressing Mode (10h~1Fh)

This command specifies the higher nibble of the 8-bit column start address for the display data RAM under Page Addressing Mode. The column address will be incremented by each data access. Please refer to Section Table 9-1 and Section 10.1.3 for details.

10.1.3 Set Memory Addressing Mode (20h)

There are 3 different memory addressing mode in SSD1306: page addressing mode, horizontal addressing mode and vertical addressing mode. This command sets the way of memory addressing into one of the above three modes. In there, “COL” means the graphic display data RAM column.

Page addressing mode (A[1:0]=10xb)

In page addressing mode, after the display RAM is read/written, the column address pointer is increased automatically by 1. If the column address pointer reaches column end address, the column address pointer is reset to column start address and page address pointer is not changed. Users have to set the new page and column addresses in order to access the next page RAM content. The sequence of movement of the PAGE and column address point for page addressing mode is shown in Figure 10-1.

Figure 10-1 : Address Pointer Movement of Page addressing mode


	COL0	COL 1	…..	COL 126	COL 127
PAGE0	→	→	→	→	→
PAGE1	→	→	→	→	→
:	:	:	:	:	:
PAGE6	→	→	→	→	→
PAGE7	→	→	→	→	→

In normal display data RAM read or write and page addressing mode, the following steps are required to define the starting RAM access pointer location:

- Set the page start address of the target display location by command B0h to B7h.
- Set the lower start column address of pointer by command 00h~0Fh.
- Set the upper start column address of pointer by command 10h~1Fh.

For example, if the page address is set to B2h, lower column address is 03h and upper column address is 10h, then that means the starting column is SEG3 of PAGE2. The RAM access pointer is located as shown in Figure 10-2. The input data byte will be written into RAM position of column 3.

Figure 10-2 : Example of GDDRAM access pointer setting in Page Addressing Mode (No row and column-remapping)



10 个命令描述

10.1 基本命令

10.1.1 设置页面寻址模式的列起始地址低位 (00h~0Fh)

此命令指定页寻址模式下显示数据RAM的8位列起始地址的低半字节。每次数据访问将使列地址递增。详情请参阅第9-1节表格和第10.1.3节。

10.1.2 为页面寻址模式设置更高的列起始地址 (10h~1Fh)

此命令指定页寻址模式下显示数据RAM的8位列起始地址的高半字节。每次数据访问将使列地址增加。详情请参阅第9-1节和第10.1.3节。

10.1.3 设置内存寻址模式 (20h)

在SSD1306中有3种不同的内存寻址模式：页寻址模式、水平寻址模式和垂直寻址模式。此命令将内存寻址方式设置为上述三种模式之一。其中，“COL”表示图形显示数据RAM列。

分页寻址模式 (A[1:0]=10xb) I

当显示RAM被读/写时，列地址指针会自动增加 1。如果列地址指针达到列结束地址，列地址指针将重置为列起始地址，而页地址指针不变。用户必须设置新的页和列地址才能访问下一页的 RAM 内容。页寻址模式下页地址和列地址指针的移动顺序如图 10-1 所示。

图 10-1：页面寻址模式的地址指针移动

	COL0	列 1		COL 126	COL 127
第0页	→	→	→	→	→
第1页	→	→	→	→	→
:	:	:	:	:	:
第6页	→	→	→	→	→
第7页	→	→	→	→	→


在普通显示数据 RAM 读写和页面寻址模式下，需要以下步骤来定义起始 RAM 访问指针位置：

- 通过命令B设置目标显示位置的页面起始地址
- 通过命令 00h~0Fh 设置指针的起始列低地址。• 通过命令 10h~1Fh 设置指针的起始列高地址。

0h 到 B7h。


例如，如果页面地址设置为 B2h，低列地址为 03h，高列地址为 10h，那么这意味着起始列是 PAGE2 的 SEG3。RAM 访问指针的位置如图 10-2 所示。输入的数据字节将被写入列 3 的 RAM 位置。

图 10-2：页地址模式下 GDDRAM 访问指针设置示例（无行列重映射）




Horizontal addressing mode (A[1:0]=00b)
In horizontal addressing mode, after the display RAM is read/written, the column address pointer is increased automatically by 1. If the column address pointer reaches column end address, the column address pointer is reset to column start address and page address pointer is increased by 1. The sequence of movement of the page and column address point for horizontal addressing mode is shown in Figure 10-3. When both column and page address pointers reach the end address, the pointers are reset to column start address and page start address (Dotted line in Figure 10-3.)

Figure 10-3 : Address Pointer Movement of Horizontal addressing mode



Vertical addressing mode: (A[1:0]=01b)
In vertical addressing mode, after the display RAM is read/written, the page address pointer is increased automatically by 1. If the page address pointer reaches the page end address, the page address pointer is reset to page start address and column address pointer is increased by 1. The sequence of movement of the page and column address point for vertical addressing mode is shown in Figure 10-4. When both column and page address pointers reach the end address, the pointers are reset to column start address and page start address (Dotted line in Figure 10-4.)

Figure 10-4 : Address Pointer Movement of Vertical addressing mode



In normal display data RAM read or write and horizontal / vertical addressing mode, the following steps are required to define the RAM access pointer location:

- Set the column start and end address of the target display location by command 21h.
- Set the page start and end address of the target display location by command 22h.


Example is shown in Figure 10-5.

10.1.4 Set Column Address (21h)

This triple byte command specifies column start address and end address of the display data RAM. This command also sets the column address pointer to column start address. This pointer is used to define the current read/write column address in graphic display data RAM. If horizontal address increment mode is enabled by command 20h, after finishing read/write one column data, it is incremented automatically to the next column address. Whenever the column address pointer finishes accessing the end column address, it is reset back to start column address and the row address is incremented to the next row.


水平寻址模式 (A[1:0]=00b)
在水平寻址模式下，显示 RAM 读/写后，列地址指针会自动增加 1。如果列地址指针达到列结束地址，列地址指针将重置为列起始地址，同时页地址指针增加 1。水平寻址模式下页地址和列地址指针的移动顺序如图 10-3 所示。当列地址和页地址指针都到达结束地址时，指针会重置为列起始地址和页起始地址（图 10-3 中的虚线）。

图 10-3：水平寻址模式的地址指针移动



垂直寻址模式: (A[1:0]=01b) I
n 转
当显示RAM被读写时，页地址指针会自动增加1。如果页地址指针到达页结束地址，页地址指针将重置为页起始地址，同时列地址指针增加1。图10-4显示了垂直寻址模式下页地址和列地址指针的移动顺序。当列地址和页地址指针都达到结束地址时，指针将重置为列起始地址和页起始地址（见图10-4中的虚线）。

图 10-4：垂直寻址模式的地址指针移动



在普通显示数据 RAM 读或写以及水平/垂直寻址模式下，需要以下步骤来定义 RAM 访问指针的位置：

- 通过命令 21h 设置目标显示位置的列起始和结束地址。
- 通过命令 22h 设置目标显示位置的页起始和结束地址。

示例如图10-5所示。

10.1.4 设置列地址 (21h)

这个三字节命令指定显示数据RAM的列起始地址和结束地址。该命令还将列地址指针设置为列起始地址。此指针用于定义图形显示数据RAM中当前的读/写列地址。如果通过命令20h启用了水平地址递增模式，在完成一列数据的读/写后，它会自动递增到下一列地址。每当列地址指针访问到结束列地址时，它会重置回起始列地址，同时行地址递增到下一行。

10.1.5 Set Page Address (22h)

This triple byte command specifies page start address and end address of the display data RAM. This command also sets the page address pointer to page start address. This pointer is used to define the current read/write page address in graphic display data RAM. If vertical address increment mode is enabled by command 20h, after finishing read/write one page data, it is incremented automatically to the next page address. Whenever the page address pointer finishes accessing the end page address, it is reset back to start page address.

The figure below shows the way of column and page address pointer movement through the example: column start address is set to 2 and column end address is set to 125, page start address is set to 1 and page end address is set to 6; Horizontal address increment mode is enabled by command 20h. In this case, the graphic display data RAM column accessible range is from column 2 to column 125 and from page 1 to page 6 only. In addition, the column address pointer is set to 2 and page address pointer is set to 1. After finishing read/write one pixel of data, the column address is increased automatically by 1 to access the next RAM location for next read/write operation (*solid line in Figure 10-5*). Whenever the column address pointer finishes accessing the end column 125, it is reset back to column 2 and page address is automatically increased by 1 (*solid line in Figure 10-5*). While the end page 6 and end column 125 RAM location is accessed, the page address is reset back to 1 and the column address is reset back to 2 (*dotted line in Figure 10-5*). .

Figure 10-5 : Example of Column and Row Address Pointer Movement

	Col 0	Col 1	Col 2	…..	…….	Col 125	Col 126	Col 127
PAGE0								
PAGE1								
:				:				
PAGE6								
PAGE7								

10.1.6 Set Display Start Line (40h~7Fh)

This command sets the Display Start Line register to determine starting address of display RAM, by selecting a value from 0 to 63. With value equal to 0, RAM row 0 is mapped to COM0. With value equal to 1, RAM row 1 is mapped to COM0 and so on.

Refer to Table 10-1 for more illustrations.

10.1.7 Set Contrast Control for BANK0 (81h)

This command sets the Contrast Setting of the display. The chip has 256 contrast steps from 00h to FFh. The segment output current increases as the contrast step value increases.

10.1.8 Set Segment Re-map (A0h/A1h)

This command changes the mapping between the display data column address and the segment driver. It allows flexibility in OLED module design. Please refer to Table 9-1.

This command only affects subsequent data input. Data already stored in GDDRAM will have no changes.

10.1.5 设置页面地址 (22h)

这个三字节命令指定显示数据 RAM 的页面起始地址和结束地址。该命令还将页面地址指针设置为页面起始地址。该指针用于定义图形显示数据 RAM 中当前的读/写页面地址。如果通过命令 20h 启用了垂直地址递增模式，在完成一个页面数据的读/写后，它会自动递增到下一个页面地址。每当页面地址指针访问到结束页面地址时，它会重置回起始页面地址。

下图显示了列和页地址指针的移动方式，举例如下：列起始地址设置为2，列结束地址设置为125，页起始地址设置为1，页结束地址设置为6；通过命令20h启用水平地址递增模式。在这种情况下，图形显示数据RAM的列可访问范围仅从列2到列125，从页1到页6。此外，列地址指针设置为2，页地址指针设置为1。完成一个像素的数据读/写后，列地址自动加1，以访问下一RAM位置进行下一次读/写操作（图10-5中的实线）。每当列地址指针访问完结束列125时，它会重置回列2，并且页地址自动加1（图10-5中的实线）。当访问到结束页6和结束列125的RAM位置时，页地址会重置回1，列

图10-5：列和行地址指针移动示例

	列 0	第1列	歌罗西书 2			第125列	第126列	第127列
第0页				·····	·····			
第1页								
:				:				
第6页								
第7页								

10.1.6 设置显示起始行 (40h~7Fh)

此命令设置显示起始行寄存器以确定显示 RAM 的起始地址，通过选择 0 到 63 之间的值。值为 0 时，RAM 第 0 行映射到 COM0。值为 1 时，RAM 第 1 行映射到 COM0，依此类推。

有关更多示例，请参见表 10-1。

10.1.7 设置 BANK0 (81h) 的对比度控制

此命令设置显示器的对比度。芯片具有从 00h 到 FFh 共 256 个对比度步骤。随着对比度步骤值的增加，段输出电流会增加。

10.1.8 设置段重映射 (A0h/A1h)

此命令更改显示数据列地址与段驱动器之间的映射。它允许在 OLED 模块设计中实现灵活性。请参阅表 9-1。

这个命令 d on仅影响后续的数据输入。已经存储在GDDRAM中的数据不会有任何变化。

10.1.9 Entire Display ON (A4h/A5h)

A4h command enable display outputs according to the GDDRAM contents.
If A5h command is issued, then by using A4h command, the display will resume to the GDDRAM contents. In other words, A4h command resumes the display from entire display “ON” stage.
A5h command forces the entire display to be “ON”, regardless of the contents of the display data RAM.

10.1.10 Set Normal/Inverse Display (A6h/A7h)

This command sets the display to be either normal or inverse. In normal display a RAM data of 1 indicates an “ON” pixel while in inverse display a RAM data of 0 indicates an “ON” pixel.

10.1.11 Set Multiplex Ratio (A8h)


This command switches the default 63 multiplex mode to any multiplex ratio, ranging from 16 to 63. The output pads COM0~COM63 will be switched to the corresponding COM signal.

10.1.12 Set Display ON/OFF (AEh/AFh)

These single byte commands are used to turn the OLED panel display ON or OFF.
When the display is ON, the selected circuits by Set Master Configuration command will be turned ON.
When the display is OFF, those circuits will be turned OFF and the segment and common output are in V_{SS} state and high impedance state, respectively. These commands set the display to one of the two states:

- AEh : Display OFF
- AFh : Display ON

Figure 10-6 :Transition between different modes



10.1.13 Set Page Start Address for Page Addressing Mode (B0h~B7h)

This command positions the page start address from 0 to 7 in GDDRAM under Page Addressing Mode. Please refer to Table 9-1 and Section 10.1.3 for details.

10.1.14 Set COM Output Scan Direction (C0h/C8h)

This command sets the scan direction of the COM output, allowing layout flexibility in the OLED module design. Additionally, the display will show once this command is issued. For example, if this command is sent during normal display then the graphic display will be vertically flipped immediately. Please refer to Table 10-3 for details.

10.1.15 Set Display Offset (D3h)

This is a double byte command. The second command specifies the mapping of the display start line to one of COM0~COM63 (assuming that COM0 is the display start line then the display start line register is equal to 0).

For example, to move the COM16 towards the COM0 direction by 16 lines the 6-bit data in the second byte should be given as 010000b. To move in the opposite direction by 16 lines the 6-bit data should be given by 64 – 16, so the second byte would be 100000b. The following two tables (Table 10-1, Table 10-2) show the example of setting the command C0h/C8h and D3h.

10.1.9 全部显示开启 (A4h/A5h)

A4h 命令根据 GDDRAM 内容启用显示输出。如果发出 A5h 命令，则通过使用 A4h 命令，显示将恢复为 GDDRAM 的内容。换句话说，A4h 命令从整个显示“开”阶段恢复显示。A5h 命令强制整个显示为“开”，而不管显示数据 RAM 的内容。

10.1.10 设置正常/反向显示 (A6h/A7h)

此命令将显示设置为正常或反向。在正常显示中，RAM 数据为 1 表示“开”像素，而在反向显示中，RAM 数据为 0 表示“开”像素。

10.1.11 设置多路复用比率 (A8h)


此命令将默认的63路复用模式切换到任意复用比率，范围从16到63。输出引脚 COM0~COM63 将切换到对应的 COM 信号。

10.1.12 设置显示 开/关 (AEh/AFh)

这些单字节命令用于打开或关闭OLED面板显示。当显示打开时，由“设置主配置”命令选择的电路将被打开。当显示关闭时，这些电路将被关闭，段输出和公共输出分别处于V_{SS} 状态和高阻状态。这些命令将显示设置为两种状态之一：

o AEh：显示关闭 o AFh：
显示开启

图 10-6：不同模式之间的转换



10.1.13 设置页面寻址模式的页面起始地址 (B0h~B7h)

此命令在页寻址模式下将页面起始地址定位在 GDDRAM 的 0 到 7 之间。详情请参阅表 9-1 和第 10.1.3 节。

10.1.14 设置 COM 输出扫描方向 (C0h/C8h)

此命令设置 COM 输出的扫描方向，从而在 OLED 模块设计中提供布局灵活性。此外，一旦发出此命令，显示屏将显示内容。例如，如果在正常显示过程中发送此命令，则图形显示将立即垂直翻转。详情请参见表 10-3。

10.1.15 设置显示偏移 (D3h)

这是一个双字节命令。第二个命令用于将显示起始行映射到 COM0~COM63 之一（假设 COM0 是显示起始行，那么显示起始行寄存器的值等于 0）。

例如，要将 COM16 向 COM0 方向移动 16 行，第二个字节中的 6 位数据应为 010000b。要向相反方向移动 16 行，6 位数据应为 64 – 16，因此第二个字节为 100000b。下表（表 10-1, 表 10-2）显示了设置命令 C0h/C8h 和 D3h 的示例。

Table 10-1 : Example of Set Display Offset and Display Start Line with no Remap

	Output												
	64		64		64		56		56		56		Set MUX ratio(A8h)
	Normal		Normal		Normal		Normal		Normal		Normal		COM Normal / Remapped (C0h / C8h)
Hardware	0		8		0		0		8		0		Display offset (D3h)
pin name	0		0		8		0		0		8		Display start line (40h - 7Fh)
COM0	Row0	RAM0	Row8	RAM8	Row0	RAM8	Row0	RAM0	Row8	RAM8	Row0	RAM8	
COM1	Row1	RAM1	Row9	RAM9	Row1	RAM9	Row1	RAM1	Row9	RAM9	Row1	RAM9	
COM2	Row2	RAM2	Row10	RAM10	Row2	RAM10	Row2	RAM2	Row10	RAM10	Row2	RAM10	
COM3	Row3	RAM3	Row11	RAM11	Row3	RAM11	Row3	RAM3	Row11	RAM11	Row3	RAM11	
COM4	Row4	RAM4	Row12	RAM12	Row4	RAM12	Row4	RAM4	Row12	RAM12	Row4	RAM12	
COM5	Row5	RAM5	Row13	RAM13	Row5	RAM13	Row5	RAM5	Row13	RAM13	Row5	RAM13	
COM6	Row6	RAM6	Row14	RAM14	Row6	RAM14	Row6	RAM6	Row14	RAM14	Row6	RAM14	
COM7	Row7	RAM7	Row15	RAM15	Row7	RAM15	Row7	RAM7	Row15	RAM15	Row7	RAM15	
COM8	Row8	RAM8	Row16	RAM16	Row8	RAM16	Row8	RAM8	Row16	RAM16	Row8	RAM16	
COM9	Row9	RAM9	Row17	RAM17	Row9	RAM17	Row9	RAM9	Row17	RAM17	Row9	RAM17	
COM10	Row10	RAM10	Row18	RAM18	Row10	RAM18	Row10	RAM10	Row18	RAM18	Row10	RAM18	
COM11	Row11	RAM11	Row19	RAM19	Row11	RAM19	Row11	RAM11	Row19	RAM19	Row11	RAM19	
COM12	Row12	RAM12	Row20	RAM20	Row12	RAM20	Row12	RAM12	Row20	RAM20	Row12	RAM20	
COM13	Row13	RAM13	Row21	RAM21	Row13	RAM21	Row13	RAM13	Row21	RAM21	Row13	RAM21	
COM14	Row14	RAM14	Row22	RAM22	Row14	RAM22	Row14	RAM14	Row22	RAM22	Row14	RAM22	
COM15	Row15	RAM15	Row23	RAM23	Row15	RAM23	Row15	RAM15	Row23	RAM23	Row15	RAM23	
COM16	Row16	RAM16	Row24	RAM24	Row16	RAM24	Row16	RAM16	Row24	RAM24	Row16	RAM24	
COM17	Row17	RAM17	Row25	RAM25	Row17	RAM25	Row17	RAM17	Row25	RAM25	Row17	RAM25	
COM18	Row18	RAM18	Row26	RAM26	Row18	RAM26	Row18	RAM18	Row26	RAM26	Row18	RAM26	
COM19	Row19	RAM19	Row27	RAM27	Row19	RAM27	Row19	RAM19	Row27	RAM27	Row19	RAM27	
COM20	Row20	RAM20	Row28	RAM28	Row20	RAM28	Row20	RAM20	Row28	RAM28	Row20	RAM28	
COM21	Row21	RAM21	Row29	RAM29	Row21	RAM29	Row21	RAM21	Row29	RAM29	Row21	RAM29	
COM22	Row22	RAM22	Row30	RAM30	Row22	RAM30	Row22	RAM22	Row30	RAM30	Row22	RAM30	
COM23	Row23	RAM23	Row31	RAM31	Row23	RAM31	Row23	RAM23	Row31	RAM31	Row23	RAM31	
COM24	Row24	RAM24	Row32	RAM32	Row24	RAM32	Row24	RAM24	Row32	RAM32	Row24	RAM32	
COM25	Row25	RAM25	Row33	RAM33	Row25	RAM33	Row25	RAM25	Row33	RAM33	Row25	RAM33	
COM26	Row26	RAM26	Row34	RAM34	Row26	RAM34	Row26	RAM26	Row34	RAM34	Row26	RAM34	
COM27	Row27	RAM27	Row35	RAM35	Row27	RAM35	Row27	RAM27	Row35	RAM35	Row27	RAM35	
COM28	Row28	RAM28	Row36	RAM36	Row28	RAM36	Row28	RAM28	Row36	RAM36	Row28	RAM36	
COM29	Row29	RAM29	Row37	RAM37	Row29	RAM37	Row29	RAM29	Row37	RAM37	Row29	RAM37	
COM30	Row30	RAM30	Row38	RAM38	Row30	RAM38	Row30	RAM30	Row38	RAM38	Row30	RAM38	
COM31	Row31	RAM31	Row39	RAM39	Row31	RAM39	Row31	RAM31	Row39	RAM39	Row31	RAM39	
COM32	Row32	RAM32	Row40	RAM40	Row32	RAM40	Row32	RAM32	Row40	RAM40	Row32	RAM40	
COM33	Row33	RAM33	Row41	RAM41	Row33	RAM41	Row33	RAM33	Row41	RAM41	Row33	RAM41	
COM34	Row34	RAM34	Row42	RAM42	Row34	RAM42	Row34	RAM34	Row42	RAM42	Row34	RAM42	
COM35	Row35	RAM35	Row43	RAM43	Row35	RAM43	Row35	RAM35	Row43	RAM43	Row35	RAM43	
COM36	Row36	RAM36	Row44	RAM44	Row36	RAM44	Row36	RAM36	Row44	RAM44	Row36	RAM44	
COM37	Row37	RAM37	Row45	RAM45	Row37	RAM45	Row37	RAM37	Row45	RAM45	Row37	RAM45	
COM38	Row38	RAM38	Row46	RAM46	Row38	RAM46	Row38	RAM38	Row46	RAM46	Row38	RAM46	
COM39	Row39	RAM39	Row47	RAM47	Row39	RAM47	Row39	RAM39	Row47	RAM47	Row39	RAM47	
COM40	Row40	RAM40	Row48	RAM48	Row40	RAM48	Row40	RAM40	Row48	RAM48	Row40	RAM48	
COM41	Row41	RAM41	Row49	RAM49	Row41	RAM49	Row41	RAM41	Row49	RAM49	Row41	RAM49	
COM42	Row42	RAM42	Row50	RAM50	Row42	RAM50	Row42	RAM42	Row50	RAM50	Row42	RAM50	
COM43	Row43	RAM43	Row51	RAM51	Row43	RAM51	Row43	RAM43	Row51	RAM51	Row43	RAM51	
COM44	Row44	RAM44	Row52	RAM52	Row44	RAM52	Row44	RAM44	Row52	RAM52	Row44	RAM52	
COM45	Row45	RAM45	Row53	RAM53	Row45	RAM53	Row45	RAM45	Row53	RAM53	Row45	RAM53	
COM46	Row46	RAM46	Row54	RAM54	Row46	RAM54	Row46	RAM46	Row54	RAM54	Row46	RAM54	
COM47	Row47	RAM47	Row55	RAM55	Row47	RAM55	Row47	RAM47	Row55	RAM55	Row47	RAM55	
COM48	Row48	RAM48	Row56	RAM56	Row48	RAM56	Row48	RAM48	-	-	Row48	RAM56	
COM49	Row49	RAM49	Row57	RAM57	Row49	RAM57	Row49	RAM49	-	-	Row49	RAM57	
COM50	Row50	RAM50	Row58	RAM58	Row50	RAM58	Row50	RAM50	-	-	Row50	RAM58	
COM51	Row51	RAM51	Row59	RAM59	Row51	RAM59	Row51	RAM51	-	-	Row51	RAM59	
COM52	Row52	RAM52	Row60	RAM60	Row52	RAM60	Row52	RAM52	-	-	Row52	RAM60	
COM53	Row53	RAM53	Row61	RAM61	Row53	RAM61	Row53	RAM53	-	-	Row53	RAM61	
COM54	Row54	RAM54	Row62	RAM62	Row54	RAM62	Row54	RAM54	-	-	Row54	RAM62	
COM55	Row55	RAM55	Row63	RAM63	Row55	RAM63	Row55	RAM55	-	-	Row55	RAM63	
COM56	Row56	RAM56	Row0	RAM0	Row56	RAM0	-	-	Row0	RAM0	-	-	
COM57	Row57	RAM57	Row1	RAM1	Row57	RAM1	-	-	Row1	RAM1	-	-	
COM58	Row58	RAM58	Row2	RAM2	Row58	RAM2	-	-	Row2	RAM2	-	-	
COM59	Row59	RAM59	Row3	RAM3	Row59	RAM3	-	-	Row3	RAM3	-	-	
COM60	Row60	RAM60	Row4	RAM4	Row60	RAM4	-	-	Row4	RAM4	-	-	
COM61	Row61	RAM61	Row5	RAM5	Row61	RAM5	-	-	Row5	RAM5	-	-	
COM62	Row62	RAM62	Row6	RAM6	Row62	RAM6	-	-	Row6	RAM6	-	-	
COM63	Row63	RAM63	Row7	RAM7	Row63	RAM7	-	-	Row7	RAM7	-	-	
Display examples	(a)		(b)		(c)		(d)		(e)		(f)		




表 10-1：未重新映射的显示偏移和显示起始行示例

	输出												
	64		64		64		56		56		56		设置 MUX 比率(A8h)
	正常		正常		正常		正常		正常		正常		COM 正常 / 重映射 (C0h / C8h)
硬件引脚名	0		8		0		0		8		0		显示偏移 (D3h)
称	0		0		8		0		0		8		显示起始行 (40h - 7Fh)
COM0	Row0	RAM0	Row8	RAM8	Row0	RAM8	Row0	RAM0	Row8	RAM8	Row0	RAM8	
COM1	Row1	RAM1	Row9	RAM9	Row1	RAM9	Row1	RAM1	Row9	RAM9	Row1	RAM9	
COM2	Row2	RAM2	第10行	RAM10	Row2	RAM10	Row2	RAM2	第10行	RAM10	Row2	RAM10	
COM3	Row3	RAM3	第11行	RAM11	Row3	RAM11	Row3	RAM3	第11行	RAM11	Row3	RAM11	
COM4	Row4	RAM4	第12行	RAM12	Row4	RAM12	Row4	RAM4	第12行	RAM12	Row4	RAM12	
COM5	Row5	RAM5	第13行	RAM13	Row5	RAM13	Row5	RAM5	第13行	RAM13	Row5	RAM13	
COM6	Row6	RAM6	第14行	RAM14	Row6	RAM14	Row6	RAM6	第14行	RAM14	Row6	RAM14	
COM7	Row7	RAM7	第15行	RAM15	Row7	RAM15	Row7	RAM7	第15行	RAM15	Row7	RAM15	
COM8	Row8	RAM8	第16行	RAM16	Row8	RAM16	Row8	RAM8	第16行	RAM16	Row8	RAM16	
COM9	Row9	RAM9	第17行	RAM17	Row9	RAM17	Row9	RAM9	第17行	RAM17	Row9	RAM17	
COM10	第10行	RAM10	第18行	RAM18	第10行	RAM18	第10行	RAM10	第18行	RAM18	第10行	RAM18	
COM11	第11行	RAM11	第19行	RAM19	第11行	RAM19	第11行	RAM11	第19行	RAM19	第11行	RAM19	
COM12	第12行	RAM12	第20行	RAM20	第12行	RAM20	第12行	RAM12	第20行	RAM20	第12行	RAM20	
COM13	第13行	RAM13	第21行	RAM21	第13行	RAM21	第13行	RAM13	第21行	RAM21	第13行	RAM21	
COM14	第14行	RAM14	第22行	RAM22	第14行	RAM22	第14行	RAM14	第22行	RAM22	第14行	RAM22	
COM15	第15行	RAM15	第23行	RAM23	第15行	RAM23	第15行	RAM15	第23行	RAM23	第15行	RAM23	
COM16	第16行	RAM16	第24行	RAM24	第16行	RAM24	第16行	RAM16	第24行	RAM24	第16行	RAM24	
COM17	第17行	RAM17	第25行	RAM25	第17行	RAM25	第17行	RAM17	第25行	RAM25	第17行	RAM25	
COM18	第18行	RAM18	第26行	RAM26	第18行	RAM26	第18行	RAM18	第26行	RAM26	第18行	RAM26	
COM19	第19行	RAM19	第27行	RAM27	第19行	RAM27	第19行	RAM19	第27行	RAM27	第19行	RAM27	
COM20	第20行	RAM20	第28行	RAM28	第20行	RAM28	第20行	RAM20	第28行	RAM28	第20行	RAM28	
COM21	第21行	RAM21	第29行	RAM29	第21行	RAM29	第21行	RAM21	第29行	RAM29	第21行	RAM29	
COM22	第22行	RAM22	第30行	RAM30	第22行	RAM30	第22行	RAM22	第30行	RAM30	第22行	RAM30	
COM23	第23行	RAM23	第31行	RAM31	第23行	RAM31	第23行	RAM23	第31行	RAM31	第23行	RAM31	
COM24	第24行	RAM24	第32行	RAM32	第24行	RAM32	第24行	RAM24	第32行	RAM32	第24行	RAM32	
COM25	第25行	RAM25	第33行	RAM33	第25行	RAM33	第25行	RAM25	第33行	RAM33	第25行	RAM33	
COM26	第26行	RAM26	第34行	RAM34	第26行	RAM34	第26行	RAM26	第34行	RAM34	第26行	RAM34	
COM27	第27行	RAM27	第35行	RAM35	第27行	RAM35	第27行	RAM27	第35行	RAM35	第27行	闩存35	
COM28	第28行	RAM28	第36行	RAM36	第28行	RAM36	第28行	RAM28	第36行	RAM36	第28行	闩存36	
COM29	第29行	RAM29	第37行	RAM37	第29行	RAM37	第29行	RAM29	第37行	RAM37	第29行	RAM37	
COM30	第30行	RAM30	第38行	RAM38	第30行	RAM38	第30行	RAM30	第38行	RAM38	第30行	RAM38	
COM31	第31行	RAM31	第39行	RAM39	第31行	RAM39	第31行	RAM31	第39行	RAM39	第31行	RAM39	
COM32	第32行	RAM32	第40行	RAM40	第32行	RAM40	第32行	RAM32	第40行	RAM40	第32行	RAM40	
COM33	第33行	RAM33	第41行	RAM41	第33行	RAM41	第33行	RAM33	第41行	RAM41	第33行	RAM41	
COM34	第34行	RAM34	第42行	RAM42	第34行	RAM42	第34行	RAM34	第42行	RAM42	第34行	RAM42	
COM35	第35行	RAM35	第43行	RAM43	第35行	RAM43	第35行	RAM35	第43行	RAM43	第35行	RAM43	
COM36	第36行	RAM36	第44排	RAM44	第36行	RAM44	第36行	RAM36	第44排	RAM44	第36行	RAM44	
COM37	第37行	RAM37	第45排	RAM45	第37行	RAM45	第37行	RAM37	第45排	RAM45	第37行	RAM45	
COM38	第38行	RAM38	第46行	RAM46	第38行	RAM46	第38行	RAM38	第46行	RAM46	第38行	RAM46	
COM39	第39行	RAM39	第47行	RAM47	第39行	RAM47	第39行	RAM39	第47行	RAM47	第39行	RAM47	
COM40	第40行	RAM40	第48行	RAM48	第40行	RAM48	第40行	RAM40	第48行	RAM48	第40行	RAM48	
COM41	第41行	RAM41	第49行	RAM49	第41行	RAM49	第41行	RAM41	第49行	RAM49	第41行	RAM49	
COM42	第42行	RAM42	第50行	RAM50	第42行	RAM50	第42行	RAM42	第50行	RAM50	第42行	闩存50	
COM43	第43行	RAM43	第51行	RAM51	第43行	RAM51	第43行	RAM43	第51行	RAM51	第43行	RAM51	
COM44	第44排	RAM44	第52行	RAM52	第44排	RAM52	第44排	RAM44	第52行	RAM52	第44行	扫52列	
COM45	第45排	RAM45	第53行	RAM53	第45排	RAM53	第45排	RAM45	第53行	RAM53	第45行	RAM53	
COM46	第46行	RAM46	第54行	RAM54	第46行	RAM54	第46行	RAM46	第54行	RAM54	第46行	RAM54	
COM47	第47行	RAM47	第55排	RAM55	第47行	RAM55	第47行	RAM47	第55排	RAM55	第47行	RAM55	
COM48	第48行	RAM48	第56行	RAM56	第48行	RAM56	第48行	RAM48	-	-	第48行	RAM56	
COM49	第49行	RAM49	第57行	RAM57	第49行	RAM57	第49行	RAM49	-	-	第49行	RAM57	
COM50	第50行	RAM50	第58行	RAM58	第50行	RAM58	第50行	RAM50	-	-	第50行	RAM58	
COM51	第51行	RAM51	第59排	RAM59	第51行	RAM59	第51行	RAM51	-	-	第51行	RAM59	
COM52	第52行	RAM52	第60行	RAM60	第52行	RAM60	第52行	RAM52	-	-	第52行	闩存60	
COM53	第53行	RAM53	第61行	RAM61	第53行	RAM61	第53行	RAM53	-	-	第53行	RAM61	
COM54	第54行	RAM54	第62行	RAM62	第54行	RAM62	第54行	RAM54	-	-	第54行	RAM62	
COM55	第55排	RAM55	第63行	RAM63	第55排	RAM63	第55排	RAM55	-	-	第55行	RAM63	
COM56	第56行	RAM56	Row0	RAM0	第56行	RAM0	-	-	Row0	RAM0	-	-	
COM57	第57行	RAM57	Row1	RAM1	Row1	RAM1	-	-	Row1	RAM1	-	-	
COM58	第58行	RAM58	Row2	RAM2	Row2	RAM2	-	-	Row2	RAM2	-	-	
COM59	第59行	RAM59	Row3	RAM3	Row3	RAM3	-	-	Row3	RAM3	-	-	
COM60	第60行	RAM60	Row4	RAM4	Row4	RAM4	-	-	Row4	RAM4	-	-	
COM61	第61行	RAM61	Row5	RAM5	Row5	RAM5	-	-	Row5	RAM5	-	-	
COM62	第62行	RAM62	Row6	RAM6	Row6	RAM6	-	-	Row6	RAM6	-	-	
COM63	第63行	RAM63	Row7	RAM7	Row7	RAM7	-	-	Row7	RAM7	-	-	
显示例子	(a)		(b)		(c)		(d)		(e)		(f)		




Table 10-2 :Example of Set Display Offset and Display Start Line with Remap

	Output													
	64		64		64		48		48		48		48	Set MUX ratio(A8h)
	Remap		Remap		Remap		Remap		Remap		Remap		Remap	COM Normal / Remapped (C0h / C8h)
Hardware	0		8		0		0		8		0		8	Display offset (D3h)
pin name	0		0		8		0		0		8		16	Display start line (40h - 7Fh)
COM0	Row63	RAM63	Row7	RAM7	Row63	RAM7	Row47	RAM47	-	-	Row47	RAM55	-	-
COM1	Row62	RAM62	Row6	RAM6	Row62	RAM6	Row46	RAM46	-	-	Row46	RAM54	-	-
COM2	Row61	RAM61	Row5	RAM5	Row61	RAM5	Row45	RAM45	-	-	Row45	RAM53	-	-
COM3	Row60	RAM60	Row4	RAM4	Row60	RAM4	Row44	RAM44	-	-	Row44	RAM52	-	-
COM4	Row59	RAM59	Row3	RAM3	Row59	RAM3	Row43	RAM43	-	-	Row43	RAM51	-	-
COM5	Row58	RAM58	Row2	RAM2	Row58	RAM2	Row42	RAM42	-	-	Row42	RAM50	-	-
COM6	Row57	RAM57	Row1	RAM1	Row57	RAM1	Row41	RAM41	-	-	Row41	RAM49	-	-
COM7	Row56	RAM56	Row0	RAM0	Row56	RAM0	Row40	RAM40	-	-	Row40	RAM48	-	-
COM8	Row55	RAM55	Row63	RAM63	Row55	RAM63	Row39	RAM39	Row47	RAM47	Row39	RAM47	Row47	RAM63
COM9	Row54	RAM54	Row62	RAM62	Row54	RAM62	Row38	RAM38	Row46	RAM46	Row38	RAM46	Row46	RAM62
COM10	Row53	RAM53	Row61	RAM61	Row53	RAM61	Row37	RAM37	Row45	RAM45	Row37	RAM45	Row45	RAM61
COM11	Row52	RAM52	Row60	RAM60	Row52	RAM60	Row36	RAM36	Row44	RAM44	Row36	RAM44	Row44	RAM60
COM12	Row51	RAM51	Row59	RAM59	Row51	RAM59	Row35	RAM35	Row43	RAM43	Row35	RAM43	Row43	RAM59
COM13	Row50	RAM50	Row58	RAM58	Row50	RAM58	Row34	RAM34	Row42	RAM42	Row34	RAM42	Row42	RAM58
COM14	Row49	RAM49	Row57	RAM57	Row49	RAM57	Row33	RAM33	Row41	RAM41	Row33	RAM41	Row41	RAM57
COM15	Row48	RAM48	Row56	RAM56	Row48	RAM56	Row32	RAM32	Row40	RAM40	Row32	RAM40	Row40	RAM56
COM16	Row47	RAM47	Row55	RAM55	Row47	RAM55	Row31	RAM31	Row39	RAM39	Row31	RAM39	Row39	RAM55
COM17	Row46	RAM46	Row54	RAM54	Row46	RAM54	Row30	RAM30	Row38	RAM38	Row30	RAM38	Row38	RAM54
COM18	Row45	RAM45	Row53	RAM53	Row45	RAM53	Row29	RAM29	Row37	RAM37	Row29	RAM37	Row37	RAM53
COM19	Row44	RAM44	Row52	RAM52	Row44	RAM52	Row28	RAM28	Row36	RAM36	Row28	RAM36	Row36	RAM52
COM20	Row43	RAM43	Row51	RAM51	Row43	RAM51	Row27	RAM27	Row35	RAM35	Row27	RAM35	Row35	RAM51
COM21	Row42	RAM42	Row50	RAM50	Row42	RAM50	Row26	RAM26	Row34	RAM34	Row26	RAM34	Row34	RAM50
COM22	Row41	RAM41	Row49	RAM49	Row41	RAM49	Row25	RAM25	Row33	RAM33	Row25	RAM33	Row33	RAM49
COM23	Row40	RAM40	Row48	RAM48	Row40	RAM48	Row24	RAM24	Row32	RAM32	Row24	RAM32	Row32	RAM48
COM24	Row39	RAM39	Row47	RAM47	Row39	RAM47	Row23	RAM23	Row31	RAM31	Row23	RAM31	Row31	RAM47
COM25	Row38	RAM38	Row46	RAM46	Row38	RAM46	Row22	RAM22	Row30	RAM30	Row22	RAM30	Row30	RAM46
COM26	Row37	RAM37	Row45	RAM45	Row37	RAM45	Row21	RAM21	Row29	RAM29	Row21	RAM29	Row29	RAM45
COM27	Row36	RAM36	Row44	RAM44	Row36	RAM44	Row20	RAM20	Row28	RAM28	Row20	RAM28	Row28	RAM44
COM28	Row35	RAM35	Row43	RAM43	Row35	RAM43	Row19	RAM19	Row27	RAM27	Row19	RAM27	Row27	RAM43
COM29	Row34	RAM34	Row42	RAM42	Row34	RAM42	Row18	RAM18	Row26	RAM26	Row18	RAM26	Row26	RAM42
COM30	Row33	RAM33	Row41	RAM41	Row33	RAM41	Row17	RAM17	Row25	RAM25	Row17	RAM25	Row25	RAM41
COM31	Row32	RAM32	Row40	RAM40	Row32	RAM40	Row16	RAM16	Row24	RAM24	Row16	RAM24	Row24	RAM40
COM32	Row31	RAM31	Row39	RAM39	Row31	RAM39	Row15	RAM15	Row23	RAM23	Row15	RAM23	Row23	RAM39
COM33	Row30	RAM30	Row38	RAM38	Row30	RAM38	Row14	RAM14	Row22	RAM22	Row14	RAM22	Row22	RAM38
COM34	Row29	RAM29	Row37	RAM37	Row29	RAM37	Row13	RAM13	Row21	RAM21	Row13	RAM21	Row21	RAM37
COM35	Row28	RAM28	Row36	RAM36	Row28	RAM36	Row12	RAM12	Row20	RAM20	Row12	RAM20	Row20	RAM36
COM36	Row27	RAM27	Row35	RAM35	Row27	RAM35	Row11	RAM11	Row19	RAM19	Row11	RAM19	Row19	RAM35
COM37	Row26	RAM26	Row34	RAM34	Row26	RAM34	Row10	RAM10	Row18	RAM18	Row10	RAM18	Row18	RAM34
COM38	Row25	RAM25	Row33	RAM33	Row25	RAM33	Row9	RAM9	Row17	RAM17	Row9	RAM17	Row17	RAM33
COM39	Row24	RAM24	Row32	RAM32	Row24	RAM32	Row8	RAM8	Row16	RAM16	Row8	RAM16	Row16	RAM32
COM40	Row23	RAM23	Row31	RAM31	Row23	RAM31	Row7	RAM7	Row15	RAM15	Row7	RAM15	Row15	RAM31
COM41	Row22	RAM22	Row30	RAM30	Row22	RAM30	Row6	RAM6	Row14	RAM14	Row6	RAM14	Row14	RAM30
COM42	Row21	RAM21	Row29	RAM29	Row21	RAM29	Row5	RAM5	Row13	RAM13	Row5	RAM13	Row13	RAM29
COM43	Row20	RAM20	Row28	RAM28	Row20	RAM28	Row4	RAM4	Row12	RAM12	Row4	RAM12	Row12	RAM28
COM44	Row19	RAM19	Row27	RAM27	Row19	RAM27	Row3	RAM3	Row11	RAM11	Row3	RAM11	Row11	RAM27
COM45	Row18	RAM18	Row26	RAM26	Row18	RAM26	Row2	RAM2	Row10	RAM10	Row2	RAM10	Row10	RAM26
COM46	Row17	RAM17	Row25	RAM25	Row17	RAM25	Row1	RAM1	Row9	RAM9	Row1	RAM9	Row9	RAM25
COM47	Row16	RAM16	Row24	RAM24	Row16	RAM24	Row0	RAM0	Row8	RAM8	Row0	RAM8	Row8	RAM24
COM48	Row15	RAM15	Row23	RAM23	Row15	RAM23	-	-	Row7	RAM7	-	-	Row7	RAM23
COM49	Row14	RAM14	Row22	RAM22	Row14	RAM22	-	-	Row6	RAM6	-	-	Row6	RAM22
COM50	Row13	RAM13	Row21	RAM21	Row13	RAM21	-	-	Row5	RAM5	-	-	Row5	RAM21
COM51	Row12	RAM12	Row20	RAM20	Row12	RAM20	-	-	Row4	RAM4	-	-	Row4	RAM20
COM52	Row11	RAM11	Row19	RAM19	Row11	RAM19	-	-	Row3	RAM3	-	-	Row3	RAM19
COM53	Row10	RAM10	Row18	RAM18	Row10	RAM18	-	-	Row2	RAM2	-	-	Row2	RAM18
COM54	Row9	RAM9	Row17	RAM17	Row9	RAM17	-	-	Row1	RAM1	-	-	Row1	RAM17
COM55	Row8	RAM8	Row16	RAM16	Row8	RAM16	-	-	Row0	RAM0	-	-	Row0	RAM16
COM56	Row7	RAM7	Row15	RAM15	Row7	RAM15	-	-	-	-	-	-	-	-
COM57	Row6	RAM6	Row14	RAM14	Row6	RAM14	-	-	-	-	-	-	-	-
COM58	Row5	RAM5	Row13	RAM13	Row5	RAM13	-	-	-	-	-	-	-	-
COM59	Row4	RAM4	Row12	RAM12	Row4	RAM12	-	-	-	-	-	-	-	-
COM60	Row3	RAM3	Row11	RAM11	Row3	RAM11	-	-	-	-	-	-	-	-
COM61	Row2	RAM2	Row10	RAM10	Row2	RAM10	-	-	-	-	-	-	-	-
COM62	Row1	RAM1	Row9	RAM9	Row1	RAM9	-	-	-	-	-	-	-	-
COM63	Row0	RAM0	Row8	RAM8	Row0	RAM8	-	-	-	-	-	-	-	-
Display examples	(a)		(b)		(c)		(d)		(e)		(f)		(g)	

(a) (b) (c) (d)

(e) (f) (g) (RAM)

表 10-2：显示偏移和显示起始行设置示例（带重映射）

	输出													
	64		64		64		48		48		48		48	设置多路复用器比率(A8h)
	重新映射		重新映射		重新映射		重新映射		重新映射		重新映射		重新映射	COM 正常 / 重映射 (C0h / C8h)
硬件	0		8		0		0		8		0		8	显示偏移 (D3h)
引脚名称	0		0		8		0		0		8		16	显示起始行 (40h - 7Fh)
COM0	第63行	RAM63	Row7	RAM7	第63行	RAM7	第47行	RAM47	-	-	第47行	RAM55	-	-
COM1	第62行	RAM62	Row6	RAM6	第62行	RAM6	第46行	RAM46	-	-	第46行	RAM54	-	-
COM2	第61行	RAM61	Row5	RAM5	第61行	RAM5	第45排	RAM45	-	-	第45排	RAM53	-	-
COM3	第60行	RAM60	Row4	RAM4	第60行	RAM4	第44排	RAM44	-	-	第44排	RAM52	-	-
COM4	第59行	RAM59	Row3	RAM3	第59行	RAM3	第43行	RAM43	-	-	第43行	RAM51	-	-
COM5	第58行	RAM58	Row2	RAM2	第58行	RAM2	第42行	RAM42	-	-	第42行	RAM50	-	-
COM6	第57行	RAM57	Row1	RAM1	第57行	RAM1	第41行	RAM41	-	-	第41行	RAM49	-	-
COM7	第56行	RAM56	Row0	RAM0	第56行	RAM0	第40行	RAM40	-	-	第40行	RAM48	-	-
COM8	第55排	RAM55	第63行	RAM63	第55排	RAM63	第39行	RAM39	第47行	RAM47	第39行	RAM47	第47行	RAM63
COM9	第54行	RAM54	第62行	RAM62	第54行	RAM62	第38行	RAM38	第46行	RAM46	第38行	RAM46	第46行	RAM62
COM10	第53行	RAM53	第61行	RAM61	第53行	RAM61	第37行	RAM37	第45排	RAM45	第37行	RAM45	第45排	RAM61
COM11	第52行	RAM52	第60行	RAM60	第52行	RAM60	第36行	RAM36	第44排	RAM44	第36行	RAM44	第44排	RAM60
COM12	第51行	RAM51	第59排	RAM59	第51行	RAM59	第35行	RAM35	第43行	RAM43	第35行	RAM43	第43行	RAM59
COM13	第50行	RAM50	第58行	RAM58	第50行	RAM58	第34行	RAM34	第42行	RAM42	第34行	RAM42	第42行	RAM58
COM14	第49行	RAM49	第57行	RAM57	第49行	RAM57	第33行	RAM33	第41行	RAM41	第33行	RAM41	第41行	RAM57
COM15	第48行	RAM48	第56行	RAM56	第48行	RAM56	第32行	RAM32	第40行	RAM40	第32行	RAM40	第40行	RAM56
COM16	第47行	RAM47	第55排	RAM55	第47行	RAM55	第31行	RAM31	第39行	RAM39	第31行	RAM39	第39行	RAM55
COM17	第46行	RAM46	第54行	RAM54	第46行	RAM54	第30行	RAM30	第38行	RAM38	第30行	RAM38	第38行	RAM54
COM18	第45排	RAM45	第53行	RAM53	第45排	RAM53	第29行	RAM29	第37行	RAM37	第29行	RAM37	第37行	RAM53
COM19	第44排	RAM44	第52行	RAM52	第44排	RAM52	第28行	RAM28	第36行	RAM36	第28行	RAM36	第36行	RAM52
COM20	第43行	RAM43	第51行	RAM51	第43行	RAM51	第27行	RAM27	第35行	RAM35	第27行	RAM35	第35行	RAM51
COM21	第42行	RAM42	第50行	RAM50	第42行	RAM50	第26行	RAM26	第34行	RAM34	第26行	RAM34	第34行	RAM50
COM22	第41行	RAM41	第49行	RAM49	第41行	RAM49	第25行	RAM25	第33行	RAM33	第25行	RAM33	第33行	RAM49
COM23	第40行	RAM40	第48行	RAM48	第40行	RAM48	第24行	RAM24	第32行	RAM32	第24行	RAM32	第32行	RAM48
COM24	第39行	RAM39	第47行	RAM47	第39行	RAM47	第23行	RAM23	第31行	RAM31	第23行	RAM31	第31行	RAM47
COM25	第38行	RAM38	第46行	RAM46	第38行	RAM46	第22行	RAM22	第30行	RAM30	第22行	RAM30	第30行	RAM46
COM26	第37行	RAM37	第45排	RAM45	第37行	RAM45	第21行	RAM21	第29行	RAM29	第21行	RAM29	第29行	RAM45
COM27	第36行	RAM36	第44排	RAM44	第36行	RAM44	第20行	RAM20	第28行	RAM28	第20行	RAM28	第28行	RAM44
COM28	第35行	RAM35	第43行	RAM43	第35行	RAM43	第19行	RAM19	第27行	RAM27	第19行	RAM27	第27行	RAM43
COM29	第34行	RAM34	第42行	RAM42	第34行	RAM42	第18行	RAM18	第26行	RAM26	第18行	RAM26	第26行	RAM42
COM30	第33行	RAM33	第41行	RAM41	第33行	RAM41	第17行	RAM17	第25行	RAM25	第17行	RAM25	第25行	RAM41
COM31	第32行	RAM32	第40行	RAM40	第32行	RAM40	第16行	RAM16	第24行	RAM24	第16行	RAM24	第24行	RAM40
COM32	第31行	RAM31	第39行	RAM39	第31行	RAM39	第15行	RAM15	第23行	RAM23	第15行	RAM23	第23行	RAM39
COM33	第30行	RAM30	第38行	RAM38	第30行	RAM38	第14行	RAM14	第22行	RAM22	第14行	RAM22	第22行	RAM38
COM34	第29行	RAM29	第37行	RAM37	第29行	RAM37	第13行	RAM13	第21行	RAM21	第13行	RAM21	第21行	RAM37
COM35	第28行	RAM28	第36行	RAM36	第28行	RAM36	第12行	RAM12	第20行	RAM20	第12行	RAM20	第20行	RAM36
COM36	第27行	RAM27	第35行	RAM35	第27行	RAM35	第11行	RAM11	第19行	RAM19	第11行	RAM19	第19行	RAM35
COM37	第26行	RAM26	第34行	RAM34	第26行	RAM34	第10行	RAM10	第18行	RAM18	第10行	RAM18	第18行	RAM34
COM38	第25行	RAM25	第33行	RAM33	第25行	RAM33	Row9	RAM9	第17行	RAM17	Row9	RAM17	第17行	RAM33
COM39	第24行	RAM24	第32行	RAM32	第24行	RAM32	Row8	RAM8	第16行	RAM16	Row8	RAM16	第16行	RAM32
COM40	第23行	RAM23	第31行	RAM31	第23行	RAM31	Row7	RAM7	第15行	RAM15	Row7	RAM15	第15行	RAM31
COM41	第22行	RAM22	第30行	RAM30	第22行	RAM30	Row6	RAM6	第14行	RAM14	Row6	RAM14	第14行	RAM30
COM42	第21行	RAM21	第29行	RAM29	第21行	RAM29	Row5	RAM5	第13行	RAM13	Row5	RAM13	第13行	RAM29
COM43	第20行	RAM20	第28行	RAM28	第20行	RAM28	Row4	RAM4	第12行	RAM12	Row4	RAM12	第12行	RAM28
COM44	第19行	RAM19	第27行	RAM27	第19行	RAM27	Row3	RAM3	第11行	RAM11	Row3	RAM11	第11行	RAM27
COM45	第18行	RAM18	第26行	RAM26	第18行	RAM26	Row2	RAM2	第10行	RAM10	Row2	RAM10	第10行	RAM26
COM46	第17行	RAM17	第25行	RAM25	第17行	RAM25	Row1	RAM1	Row9	RAM9	Row1	RAM9	Row9	RAM25
COM47	第16行	RAM16	第24行	RAM24	第16行	RAM24	Row0	RAM0	Row8	RAM8	Row0	RAM8	Row8	RAM24
COM48	第15行	RAM15	第23行	RAM23	第15行	RAM23	-	-	Row7	RAM7	-	-	Row7	RAM23
COM49	第14行	RAM14	第22行	RAM22	第14行	RAM22	-	-	Row6	RAM6	-	-	Row6	RAM22
COM50	第13行	RAM13	第21行	RAM21	第13行	RAM21	-	-	Row5	RAM5	-	-	Row5	RAM21
COM51	第12行	RAM12	第20行	RAM20	第12行	RAM20	-	-	Row4	RAM4	-	-	Row4	RAM20
COM52	第11行	RAM11	第19行	RAM19	第11行	RAM19	-	-	Row3	RAM3	-	-	Row3	RAM19
COM53	第10行	RAM10	第18行	RAM18	第10行	RAM18	-	-	Row2	RAM2	-	-	Row2	RAM18
COM54	Row9	RAM9	第17行	RAM17	Row9	RAM17	-	-	Row1	RAM1	-	-	Row1	RAM17
COM55	Row8	RAM8	第16行	RAM16	Row8	RAM16	-	-	Row0	RAM0	-	-	Row0	RAM16
COM56	Row7	RAM7	第15行	RAM15	Row7	RAM15	-	-	-	-	-	-	-	-
COM57	Row6	RAM6	第14行	RAM14	Row6	RAM14	-	-	-	-	-	-	-	-
COM58	Row5	RAM5	第13行	RAM13	Row5	RAM13	-	-	-	-	-	-	-	-
COM59	Row4	RAM4	第12行	RAM12	Row4	RAM12	-	-	-	-	-	-	-	-
COM60	Row3	RAM3	第11行	RAM11	Row3	RAM11	-	-	-	-	-	-	-	-
COM61	Row2	RAM2	第10行	RAM10	Row2	RAM10	-	-	-	-	-	-	-	-
COM62	Row1	RAM1	Row9	RAM9	Row1	RAM9	-	-	-	-	-	-	-	-
COM63	Row0	RAM0	Row8	RAM8	Row0	RAM8	-	-	-	-	-	-	-	-
显示例子	(a)		(b)		(c)		(d)		(e)		(f)		(g)	

(a) (b) (c) (d)

(e) (f) (g) (随机存取存储器)

10.1.16 Set Display Clock Divide Ratio/ Oscillator Frequency (D5h)

This command consists of two functions:

- Display Clock Divide Ratio (D)(A[3:0])
  Set the divide ratio to generate DCLK (Display Clock) from CLK. The divide ratio is from 1 to 16, with reset value = 1. Please refer to section 8.3 for the details relationship of DCLK and CLK.

- Oscillator Frequency (A[7:4])
  Program the oscillator frequency Fosc that is the source of CLK if CLS pin is pulled high. The 4-bit value results in 16 different frequency settings available as shown below. The default setting is 1000b.



10.1.17 Set Pre-charge Period (D9h)

This command is used to set the duration of the pre-charge period. The interval is counted in number of DCLK, where RESET equals 2 DCLKs.

10.1.18 Set COM Pins Hardware Configuration (DAh)

This command sets the COM signals pin configuration to match the OLED panel hardware layout. The table below shows the COM pin configuration under different conditions (for MUX ratio =64):

Table 10-3 : COM Pins Hardware Configuration

Conditions	COM pins Configurations
1 Sequential COM pin configuration (DAh A[4] =0) COM output Scan direction: from COM0 to COM63 (C0h) Disable COM Left/Right remap (DAh A[5] =0)	
2 Sequential COM pin configuration (DAh A[4] =0) COM output Scan direction: from COM0 to COM63 (C0h) Enable COM Left/Right remap (DAh A[5] =1)	

10.1.16 设置显示时钟分频比/振荡器频率 (D5h)

此命令由两个功能组成：

- 显示时钟分频比 (D)(A[3:0]) 设置分频比以从 CLK 生成 DCLK（显示时钟）。分频比范围为 1 到 16，复位值为 = 1。详情请参见第 8.3 节 DCLK 与 CLK 的关系。

- 振荡器频率 (A[7:4]) 编程振荡器频率 Fosc，当 CLS 引脚拉高时，它是 CLK 的来源。4 位数值可产生以下所示的 16 种不同频率设置。默认设置为 1000b。



10.1.17 设置预充电周期 (D9h)




此命令用于设置预充电周期的持续时间。间隔以 DCLK 数计数，其中 RESET 等于 2 个 DCLK。




10.1.18 设置 COM 引脚硬件配置 (DAh)




此命令将 COM 信号引脚配置设置为与 OLED 面板硬件布局匹配。下表显示了在不同条件下的 COM 引脚配置（对于 MUX 比例 =64）：




表 10-3：COM 引脚硬件配置

条件	COM 引脚配置
1 顺序 COM 引脚配置 (DAh A[4] =0) COM 输出扫描方向：从 COM0 到 COM63 (C0h) 禁用 COM 左/右 重映射 (DAh A[5] =0)	
2 顺序 COM 引脚配置 (DAh A[4] =0) COM 输出扫描方向：从 COM0 到 COM63 (C0h) 启用 COM 左/右 重映射 (DAh A[5] =1)	

Conditions	COM pins Configurations
3 Sequential COM pin configuration (DAh A[4] =0) COM output Scan direction: from COM63 to COM0 (C8h) Disable COM Left/Right remap (DAh A[5] =0)	
4 Sequential COM pin configuration (DAh A[4] =0) COM output Scan direction: from COM63 to COM0 (C8h) Enable COM Left/Right remap (DAh A[5] =1)	
5 Alternative COM pin configuration (DAh A[4] =1) COM output Scan direction: from COM0 to COM63 (C0h) Disable COM Left/Right remap (DAh A[5] =0)	

条件	COM 引脚配置
3 顺序 COM 引脚配置 (DAh A[4] =0) COM 输出扫描方向：从 COM63 到 COM0 (C8h) 禁用 COM 左/右 重映射 (DAh A[5] =0)	
4 顺序 COM 引脚配置 (DAh A[4] =0) COM 输出扫描方向：从 COM63 到 COM0 (C8h) 启用 COM 左/右 重映射 (DAh A[5] =1)	
5种替代COM引脚配置（DAh A[4] =1） COM 输出扫描方向：从 COM0 到 COM63 (C0h) 禁用 COM 左/右 重映射 (DAh A[5] =0)	

Conditions	COM pins Configurations
6 Alternative COM pin configuration (DAh A[4] =1) COM output Scan direction: from COM0 to COM63 (C0h) Enable COM Left/Right remap (DAh A[5] =1)	
7 Alternative COM pin configuration (DAh A[4] =1) COM output Scan direction: from COM63 to COM0(C8h) Disable COM Left/Right remap (DAh A[5] =0)	
8 Alternative COM pin configuration (DAh A[4] =1) COM output Scan direction: from COM63 to COM0(C8h) Enable COM Left/Right remap (DAh A[5] =1)	

条件	COM 引脚配置
6 备用 COM 引脚配置 (DAh A[4] =1) COM 输出扫描方向：从 COM0 到 COM63 (C0h) 启用 COM 左/右 重映射 (DAh A[5] =1)	
7 备用 COM 引脚配置 (DAh A[4] =1) COM输出扫描方向：从COM63到COM0(C8h) 禁用 COM 左/右 重映射 (DAh A[5] =0)	
8 备用 COM 引脚配置 (DAh A[4] =1) COM输出扫描方向：从COM63到COM0(C8h) 启用 COM 左/右 重映射 (DAh A[5] =1)	

10.1.19 Set V_{COMH} Deselect Level (DBh)

This command adjusts the V_{COMH} regulator output.

10.1.20 NOP (E3h)

No Operation Command

10.1.21 Status register Read

This command is issued by setting D/C# ON LOW during a data read (See Figure 13-1 to Figure 13-2 for parallel interface waveform). It allows the MCU to monitor the internal status of the chip. No status read is provided for serial mode.

10.1.19 设置 V_{COMH} 取消选择等级 (DBh)

此命令调整 V_{COMH} 调节器输出。

10.1.20 NOP (E3h)

无操作命令

10.1.21 状态寄存器 读

在数据读取期间，将 D/C# 置低来发出此命令（有关并行接口波形，请参见图 13-1 到图 13-2）。它允许 MCU 监控芯片的内部状态。串行模式不提供状态读取。

10.2 Graphic Acceleration Command

10.2.1 Horizontal Scroll Setup (26h/27h)

This command consists of consecutive bytes to set up the horizontal scroll parameters and determines the scrolling start page, end page and scrolling speed.

Before issuing this command the horizontal scroll must be deactivated (2Eh). Otherwise, RAM content may be corrupted.

The SSD1306 horizontal scroll is designed for 128 columns scrolling. The following two figures (Figure 10-7, Figure 10-8, Figure 10-9) show the examples of using the horizontal scroll:


Figure 10-7 : Horizontal scroll example: Scroll RIGHT by 1 column

Original Setting	SEG0	SEG1	SEG2	SEG3	SEG4	SEG5	…	…	…	SEG122	SEG123	SEG124	SEG125	SEG126	SEG127
After one scroll step	SEG127	SEG0	SEG1	SEG2	SEG3	SEG4	…	…	…	SEG121	SEG122	SEG123	SEG124	SEG125	SEG126

Figure 10-8 : Horizontal scroll example: Scroll LEFT by 1 column

Original Setting	SEG0	SEG1	SEG2	SEG3	SEG4	SEG5	…	…	…	SEG122	SEG123	SEG124	SEG125	SEG126	SEG127
After one scroll step	SEG1	SEG2	SEG3	SEG4	SEG5	SEG6	…	…	…	SEG123	SEG124	SEG125	SEG126	SEG127	SEG0

Figure 10-9 : Horizontal scrolling setup example



10.2 图形加速命令

10.2.1 横向滚动设置 (26小时/27小时)

此命令由连续字节组成，用于设置水平滚动参数，并确定滚动的起始页、结束页和滚动速度。

在发出此命令之前，必须关闭水平滚动（2Eh）。否则，RAM 内容可能会被破坏。

SSD1306水平滚动设计用于128列滚动。以下两个图（图10-7，图10-8，图10-9）显示了使用水平滚动的示例：


图 10-7：水平滚动示例：向右滚动 1 列

原始设置	SEG0	SEG1	SEG2	SEG3	SEG4	SEG5	□	□	□	SEG122	SEG123	SEG124	SEG125	SEG126	SEG127
看完一卷后 step	SEG127	SEG0	SEG1	SEG2	SEG3	SEG4	□	□	□	SEG121	SEG122	SEG123	SEG124	SEG125	SEG126

图 10-8：水平滚动示例：向左滚动 1 列

原始 设置	SEG0	SEG1	SEG2	SEG3	SEG4	SEG5	□	□	□	SEG122	SEG123	SEG124	SEG125	SEG126	SEG127
在一次之后 滚动步骤	SEG1	SEG2	SEG3	SEG4	SEG5	SEG6	□	□	□	SEG123	SEG124	SEG125	SEG126	SEG127	SEG0

图 10-9：水平滚动设置示例 **le**




10.2.2 Continuous Vertical and Horizontal Scroll Setup (29h/2Ah)

This command consists of 6 consecutive bytes to set up the continuous vertical scroll parameters and determines the scrolling start page, end page, scrolling speed and vertical scrolling offset.

The bytes B[2:0], C[2:0] and D[2:0] of command 29h/2Ah are for the setting of the continuous horizontal scrolling. The byte E[5:0] is for the setting of the continuous vertical scrolling offset. All these bytes together are for the setting of continuous diagonal (horizontal + vertical) scrolling. If the vertical scrolling offset byte E[5:0] is set to zero, then only horizontal scrolling is performed (like command 26/27h).

Before issuing this command the scroll must be deactivated (2Eh). Otherwise, RAM content may be corrupted. The following figure (Figure 10-10) show the example of using the continuous vertical and horizontal scroll:

Figure 10-10 : Continuous Vertical and Horizontal scrolling setup example




10.2.2 连续垂直和水平滚动设置 (29h/2Ah)

此命令由6个连续字节组成，用于设置连续垂直滚动参数，并确定滚动起始页、结束页、滚动速度和垂直滚动偏移。

命令29h/2Ah的字节B[2:0], C[2:0] 和D[2:0] 用于连续水平滚动的设置。字节E[5:0] 用于连续垂直滚动偏移的设置。所有这些字节一起用于连续对角线（水平+ 垂直）滚动的设置。如果垂直滚动偏移字节E[5:0] 设置为零，则只执行水平滚动（如命令26/27h）。

在发出此命令之前，必须先停用滚动 (2Eh)。否则，RAM 内容可能会被破坏。下图（图10-10）显示了使用连续垂直和水平滚动的示例：

图 10-10：连续垂直和水平滚动设置示例



10.2.3 Deactivate Scroll (2Eh)

This command stops the motion of scrolling. After sending 2Eh command to deactivate the scrolling action, the ram data needs to be rewritten.

10.2.4 Activate Scroll (2Fh)

This command starts the motion of scrolling and should only be issued after the scroll setup parameters have been defined by the scrolling setup commands :26h/27h/29h/2Ah . The setting in the last scrolling setup command overwrites the setting in the previous scrolling setup commands.

The following actions are prohibited after the scrolling is activated

1. RAM access (Data write or read)
2. Changing the horizontal scroll setup parameters

10.2.5 Set Vertical Scroll Area(A3h)

This command consists of 3 consecutive bytes to set up the vertical scroll area. For the continuous vertical scroll function (command 29/2Ah), the number of rows that in vertical scrolling can be set smaller or equal to the MUX ratio.

10.2.3 停用滚动 (2Eh)

此命令用于停止滚动动作。在发送 2Eh 命令以停用滚动动作后，需要重新写入 RAM 数据。

10.2.4 激活滚动 (2Fh)

此命令启动滚动动作，只应在通过滚动设置命令 :26h/27h/29h/2Ah 定义滚动设置参数之后发出。最后一个滚动设置命令中的设置会覆盖之前滚动设置命令中的设置。

滚动激活后禁止以下操作

1. RAM访问（数据写入或读取） 2. 更改水平滚动设置参数

10.2.5 设置垂直滚动区域(A3h)

此命令由连续的3个字节组成，用于设置垂直滚动区域。对于连续垂直滚动功能（命令29/2Ah），垂直滚动的行数可以设置为小于或等于MUX比率。

11 MAXIMUM RATINGS

Table 11-1 : Maximum Ratings (Voltage Referenced to VSS)

Symbol	Parameter	Value	Unit
V_{DD}	Supply Voltage	-0.3 to +4	V
V_{CC}		0 to 16	V
V_{SEG}	SEG output voltage	0 to V_{CC}	V
V_{COM}	COM output voltage	0 to 0.9*V_{CC}	V
V_{in}	Input voltage	V_{SS}-0.3 to V_{DD}+0.3	V
T_A	Operating Temperature	-40 to +85	ºC
T_{stg}	Storage Temperature Range	-65 to +150	ºC

Maximum ratings are those values beyond which damages to the device may occur. Functional operation should be restricted to the limits in the Electrical Characteristics tables or Pin Description section

This device may be light sensitive. Caution should be taken to avoid exposure of this device to any light source during normal operation. This device is not radiation protected.

11 最大额定值

表 11-1：最大额定值（电压参考 VSS）

符号	参数	价值	Unit
V_{DD}	电源电压	-0.3到+4	V
V_{CC}		0 到 16	V
V_{SEG}	SEG输出电压	0 到 V_{CC}	V
V_{COM}	COM输出电压	0 到 0.9*V_{CC}	V
V_{in}	输入电压	V_{SS}-0.3 到 V_{DD}+0.3	V
T_A	工作温度	-40 到 +85	ºC
T_{stg}	储存温度范围	-65 到 +150	ºC

最大额定值是指超过这些数值可能会对器件造成损坏的情况。功能操作应限制在电气特性表或引脚描述部分的范围内

这个设备 m 可能对光敏感。在正常使用期间应小心避免将此设备暴露于任何光源下 1
操作。Thi 该设备没有辐射防护。

12 DC CHARACTERISTICS

Condition (Unless otherwise specified):

Voltage referenced to V_{SS}
V_{DD} = 1.65 to 3.3V
T_A = 25°C

Table 12-1 : DC Characteristics

Symbol	Parameter	Test Condition	Min	Typ	Max	Unit
V_{CC}	Operating Voltage	-	7	-	15	V
V_{DD}	Logic Supply Voltage	-	1.65	-	3.3	V
V_{OH}	High Logic Output Level	I_{OUT} = 100uA, 3.3MHz	0.9 x V_{DD}	-	-	V
V_{OL}	Low Logic Output Level	I_{OUT} = 100uA, 3.3MHz	-	-	0.1 x V_{DD}	V
V_{IH}	High Logic Input Level	-	0.8 x V_{DD}	-	-	V
V_{IL}	Low Logic Input Level	-	-	-	0.2 x V_{DD}	V
$I_{CC, SLEEP}$	$I_{CC,}$ Sleep mode Current	V_{DD} = 1.65V~3.3V, V_{CC} = 7V~15V Display OFF, No panel attached	-	-	10	uA
$I_{DD, SLEEP}$	$I_{DD,}$ Sleep mode Current	V_{DD} = 1.65V~3.3V, V_{CC} = 7V~15V Display OFF, No panel attached	-	-	10	uA
I_{CC}	V_{CC} Supply Current V_{DD} = 2.8V, V_{CC} = 12V, I_{REF} = 12.5uA No loading, Display ON, All ON	Contrast = FFh	-	430	780	uA
I_{DD}	V_{DD} Supply Current V_{DD} = 2.8V, V_{CC} = 12V, I_{REF} = 12.5uA No loading, Display ON, All ON		-	50	150	uA
I_{SEG}	Segment Output Current V_{DD}=2.8V, V_{CC}=12V, I_{REF}=12.5uA, Display ON.	Contrast=FFh	-	100	-	uA
		Contrast=AFh	-	69	-	
		Contrast=3Fh	-	25	-	
Dev	Segment output current uniformity	Dev = (I_{SEG} – I_{MID})/I_{MID} I_{MID} = (I_{MAX} + I_{MIN})/2 I_{SEG}[0:131] = Segment current at contrast = FFh	-3	-	+3	%
Adj. Dev	Adjacent pin output current uniformity (contrast = FF)	Adj Dev = (I[n]-I[n+1]) / (I[n]+I[n+1])	-2	-	+2	%

12 直流特性

条件（除非另有说明）：电压参考于
V_{SS} V_{DD} = 1。65 至 3.3V T_A = 25°C

表 12-1：直流特性

符号参数		测试条件	Min	Typ	Max	Unit
V_{CC}	工作电压	-	7	-	15	V
V_{DD}	逻辑电源电压	-	1.65	-	3.3	V
V_{OH}	高逻辑输出电平	I_{OUT} = 100uA，3.3MHz	0.9 x V_{DD}	-	-	V
V_{OL}	低逻辑输出电平	I_{OUT} = 100uA，3.3MHz	-	-	0.1 x V_{DD}	V
V_{IH}	高逻辑输入电平	-	0.8 x V_{DD}	-	-	V
V_{IL}	低逻辑输入电平	-	-	-	0.2 x V_{DD} V	
我CC，睡眠我CC，睡眠模式当前		V_{DD} = 1.65V~3.3V, V_{CC} = 7V~15V 显示关闭，未连接面板 -		-	10	uA
我DD，睡眠我DD，睡眠模式当前		V_{DD} = 1.65V~3.3V, V_{CC} = 7V~15V 显示关闭，未连接面板 -		-	10	uA
I_{CC}	V_{CC} 供电电流 V_{DD} = 2.8伏, V_{CC} = 12伏, I_{REF} = 12.5微安 无加载，显示开启，全 ON	对比 = FFh	-	430	780	uA
我DD	V_{DD} 供电电流 V_{DD} = 2.8伏, V_{CC} = 12伏, I_{REF} = 12.5微安 无加载，显示开启，全 ON		-	50	150	uA
I_{SEG}	段输出电流 V_{DD}=2.8伏, V_{CC}=12伏, I_{REF}=12.5微安，显示开。	对比=FFh	-	100	-	uA
		对比=AFh	-	69	-	
		对比=3Fh	-	25	-	
Dev	段输出电流 统一	偏差 = (I_{SEG} – I_{MID})/I_{MID} I_{MID} = (I_{MAX} + I_{MIN})/2 I_{SEG}[0:131] = 段电流为对比 = FFh	-3	-	+3	%
形容词。开发	相邻引脚输出电流 统一性（对比 = FF）	Adj Dev = (I[n]-I[n+1]) / (我[n]+我[n+1])	-2	-	+2	%

13 AC CHARACTERISTICS

Conditions:

Voltage referenced to V_{SS}
V_{DD}=1.65 to3.3V
T_A = 25°C

Table 13-1 : AC Characteristics

Symbol	Parameter	Test Condition	Min	Typ	Max	Unit
F_{OSC} (1)	Oscillation Frequency of Display Timing Generator	V_{DD} = 2.8V	333	370	407	kHz
F_{FRM}	Frame Frequency for 64 MUX Mode	128x64 Graphic Display Mode, Display ON, Internal Oscillator Enabled	-	F_{OSC} x 1/(DxKx64) (2)	-	Hz
RES#	Reset low pulse width		3	-	-	us

Note

(1) F_{OSC} stands for the frequency value of the internal oscillator and the value is measured when command D5h A[7:4] is in default value.

(2) D: divide ratio (default value = 1)
K: number of display clocks (default value = 54)
Please refer to Table 9-1 (Set Display Clock Divide Ratio/Oscillator Frequency, D5h) for detailed description

13 AC 特性

条件：

电压参考于 V_{SS} V_{DD}=1.
65 至 3.3V T_A = 25°C

表13-1：交流特性

符号 参数		测试条件	我的类型		最大单位	
FOSC (1)	显示器振荡频率 时序发生器	V_{DD} = 2.8V	333	370	407	kHz
F_{FRM}	64 路复用的帧频 Mode	128x64 图形显示模式 显示开，内部振荡器 已启用	-	F_{OSC} x 1/(DxKx64) (2)	-	Hz
RES#	重置低脉宽		3	-	-	us

Note

(1) F_{OSC} 代表 th 内部振荡器的频率值，并且当命令 D5h A[7:4] 时测量该值处于默认值。

(2) D: 分频比（默认值 = 1） K: 显示时钟数量（默认值 = 54） 有关详细说明，请参阅表 9-1（设置显示时钟分频比/振荡器频率，D5h）

Table 13-2 : 6800-Series MCU Parallel Interface Timing Characteristics

(V_{DD} - V_{SS} = 1.65V to 3.3V, T_A = 25°C)

Symbol	Parameter	Min	Typ	Max	Unit
t_{cycle}	Clock Cycle Time	300	-	-	ns
t_{AS}	Address Setup Time	0	-	-	ns
t_{AH}	Address Hold Time	0	-	-	ns
t_{DSW}	Write Data Setup Time	40	-	-	ns
t_{DHW}	Write Data Hold Time	7	-	-	ns
t_{DHR}	Read Data Hold Time	20	-	-	ns
t_{OH}	Output Disable Time	-	-	70	ns
t_{ACC}	Access Time	-	-	140	ns
PW_{CSL}	Chip Select Low Pulse Width (read) Chip Select Low Pulse Width (write)	120 60	-	-	ns
PW_{CSH}	Chip Select High Pulse Width (read) Chip Select High Pulse Width (write)	60 60	-	-	ns
t_R	Rise Time	-	-	40	ns
t_F	Fall Time	-	-	40	ns

Figure 13-1 : 6800-series MCU parallel interface characteristics




表 13-2：6800 系列 MCU 并行接口时序特性

(V_{DD} - V_{SS} = 1.65V 到 3.3V, T_A = 25°C)

Symbol	参数	Min	Typ	Max	Unit
t_{cycle}	时钟周期时间	300	-	-	ns
t_{AS}	地址设置时间	0	-	-	ns
t_{AH}	地址保持时间	0	-	-	ns
t_{DSW}	写入数据设置时间	40	-	-	ns
t_{DHW}	写入数据保持时间	7	-	-	ns
t_{DHR}	读取数据保持时间	20	-	-	ns
t_{OH}	输出禁用时间	-	-	70	ns
t_{ACC}	访问时间	-	-	140	ns
PW_{CSL}	片选低脉冲宽度（读取） 片选低电平脉冲宽度（写）	120 60	-	-	ns
PW_{CSH}	片选高电平脉冲宽度（读） 片选高电平脉冲宽度（写）	60 60	-	-	ns
t_R	上升时间	-	-	40	ns
t_F	秋季时间	-	-	40	ns

图13-1：6800系列MCU并行接口特性





Table 13-3 : 8080-Series MCU Parallel Interface Timing Characteristics

(V_{DD} - V_{SS} = 1.65V to 3.3V, T_A = 25°C)

Symbol	Parameter	Min	Typ	Max	Unit
t_{cycle}	Clock Cycle Time	300	-	-	ns
t_{AS}	Address Setup Time	10	-	-	ns
t_{AH}	Address Hold Time	0	-	-	ns
t_{DSW}	Write Data Setup Time	40	-	-	ns
t_{DHW}	Write Data Hold Time	7	-	-	ns
t_{DHR}	Read Data Hold Time	20	-	-	ns
t_{OH}	Output Disable Time	-	-	70	ns
t_{ACC}	Access Time	-	-	140	ns
t_{PWLR}	Read Low Time	120	-	-	ns
t_{PWLW}	Write Low Time	60	-	-	ns
t_{PWHR}	Read High Time	60	-	-	ns
t_{PWHW}	Write High Time	60	-	-	ns
t_R	Rise Time	-	-	40	ns
t_F	Fall Time	-	-	40	ns
t_{CS}	Chip select setup time	0	-	-	ns
t_{CSH}	Chip select hold time to read signal	0	-	-	ns
t_{CSF}	Chip select hold time	20	-	-	ns

Figure 13-2 : 8080-series parallel interface characteristics

Write Cycle



Read cycle





表13-3：80　80系列MCU并行接口时序特性　特征

(V_{DD} - V_{SS} = 1.65V 至 3.3V, T_A = 25°C) 符号 参数

		Min	类型	最大	Unit
t_{cycle}	时钟周期时间	300	-	-	ns
t_{AS}	地址设置时间	10	-	-	ns
t_{AH}	地址保持时间	0	-	-	ns
t_{DSW}	写入数据设置时间	40	-	-	ns
t_{DHW}	写入数据保持时间	7	-	-	ns
t_{DHR}	读取数据保持时间	20	-	-	ns
t_{OH}	输出禁用时间	-	-	70	ns
t_{ACC}	访问时间	-	-	140	ns
t_{PWLR}	读低时间	120	-	-	ns
t_{PWLW}	写低时间	60	-	-	ns
t_{PWHR}	读《High Time》	60	-	-	ns
t_{PWHW}	写下高时间	60	-	-	ns
t_R	上升时间	-	-	40	ns
t_F	秋季时间	-	-	40	ns
t_{CS}	芯片选择建立时间	0	-	-	ns
t_{CSH}	芯片选择保持到读取信号的时间	0	-	-	ns
t_{CSF}	芯片选择保持时间	20	-	-	ns

图 13-2：8080 系列并行接口特性

写循环



读循环




Table 13-4 : 4-wire Serial Interface Timing Characteristics

(V_{DD} - V_{SS} = 1.65V to 3.3V, T_A = 25°C)

Symbol	Parameter	Min	Typ	Max	Unit
t_{cycle}	Clock Cycle Time	100	-	-	ns
t_{AS}	Address Setup Time	15	-	-	ns
t_{AH}	Address Hold Time	15	-	-	ns
t_{CSS}	Chip Select Setup Time	20	-	-	ns
t_{CSH}	Chip Select Hold Time	10	-	-	ns
t_{DSW}	Write Data Setup Time	15	-	-	ns
t_{DHW}	Write Data Hold Time	15	-	-	ns
t_{CLKL}	Clock Low Time	20	-	-	ns
t_{CLKH}	Clock High Time	20	-	-	ns
t_R	Rise Time	-	-	40	ns
t_F	Fall Time	-	-	40	ns

Figure 13-3 : 4-wire Serial interface characteristics




Table 13-4：4线串行接口时序特性 特征

(V_{DD} - V_{SS} = 1.65V 至 3.3V, T_A = 25°C) 符号 参

数		Min	Typ	最大单位	
t_{cycle}	时钟周期时间	100	-	-	ns
t_{AS}	地址设置时间	15	-	-	ns
t_{AH}	地址保持时间	15	-	-	ns
t_{CSS}	芯片选择建立时间	20	-	-	ns
t_{CSH}	芯片选择保持时间	10	-	-	ns
t_{DSW}	写入数据设置时间	15	-	-	ns
t_{DHW}	写入数据保持时间	15	-	-	ns
t_{CLKL}	时钟低时间	20	-	-	ns
t_{CLKH}	时钟高时间	20	-	-	ns
t_R	上升时间	-	-	40	ns
t_F	秋季时间	-	-	40	ns

图 13-3：四线串行接口特性




Table 13-5 : 3-wire Serial Interface Timing Characteristics

(V_{DD} - V_{SS} = 1.65V to 3.3V, T_A = 25°C)

Symbol	Parameter	Min	Typ	Max	Unit
t_{cycle}	Clock Cycle Time	100	-	-	ns
t_{CSS}	Chip Select Setup Time	20	-	-	ns
t_{CSH}	Chip Select Hold Time	10	-	-	ns
t_{DSW}	Write Data Setup Time	15	-	-	ns
t_{DHW}	Write Data Hold Time	15	-	-	ns
t_{CLKL}	Clock Low Time	20	-	-	ns
t_{CLKH}	Clock High Time	20	-	-	ns
t_R	Rise Time	-	-	40	ns
t_F	Fall Time	-	-	40	ns

Figure 13-4 : 3-wire Serial interface characteristics





表 13-5：三线串行接口时序特性

(V_{DD} - V_{SS} = 1.65V 至 3.3V, T_A = 25°C) 符号 参

数		Min	Typ	最大单位	
t_{cycle}	时钟周期时间	100	-	-	ns
t_{CSS}	芯片选择建立时间	20	-	-	ns
t_{CSH}	芯片选择保持时间	10	-	-	ns
t_{DSW}	写入数据设置时间	15	-	-	ns
t_{DHW}	写入数据保持时间	15	-	-	ns
t_{CLKL}	时钟低时间	20	-	-	ns
t_{CLKH}	时钟高时间	20	-	-	ns
t_R	上升时间	-	-	40	ns
t_F	秋天时间	-	-	40	ns

图 13-4：三线串行接口特性



Conditions:


V_{DD} - V_{SS} = V_{DD} - V_{SS} = 1.65V to 3.3V

T_A = 25°C

Table 13-6 :I²C Interface Timing Characteristics

Symbol	Parameter	Min	Typ	Max	Unit
t_{cycle}	Clock Cycle Time	2.5	-	-	us
t_{HSTART}	Start condition Hold Time	0.6	-	-	us
t_{HD}	Data Hold Time (for "SDA_{OUT}" pin)	0	-	-	ns
	Data Hold Time (for "SDA_{IN}" pin)	300	-	-	ns
t_{SD}	Data Setup Time	100	-	-	ns
t_{SSTART}	Start condition Setup Time (Only relevant for a repeated Start condition)	0.6	-	-	us
t_{SSTOP}	Stop condition Setup Time	0.6	-	-	us
t_R	Rise Time for data and clock pin	-	-	300	ns
t_F	Fall Time for data and clock pin	-	-	300	ns
t_{IDLE}	Idle Time before a new transmission can start	1.3	-	-	us

Figure 13-5 : I²C interface Timing characteristics




条件：

V_{DD} - V_{SS} = V_{DD} - V_{SS} = 1.65V 到 3.3V T_A = 25°C

表 13-6：I²C 接口时序特性

符号	参数	Min	Typ	Max	Unit
t_{cycle}	时钟周期时间	2.5	-	-	us
t_{HSTART}	起始条件保持时间	0.6	-	-	us
t_{HD}	数据保持时间（针对"SDA_{OUT}"引脚）	0	-	-	ns
	数据保持时间（针对"SDA_{IN}"引脚）	300	-	-	ns
t_{SD}	数据设置时间	100	-	-	ns
t_{SSTART}	启动条件 设置时间（仅与重复相关）开始条件)	0.6	-	-	us
t_{SSTOP}	停止条件设置时间	0.6	-	-	us
t_R	数据和时钟引脚的上升时间	-	-	300	ns
t_F	数据和时钟引脚的下降时间	-	-	300	ns
t_{IDLE}	新传输可以开始前的空闲时间	1.3	-	-	us


图 13-5：I²C 接口时序特性



14 Application Example

Figure 14-1 : Application Example of SSD1306Z

The configuration for 8080-parallel interface mode is shown in the following diagram:
(V_{DD}=2.8V, V_{CC} =12V, I_{REF}=12.5uA)



Pin connected to MCU interface: D[7:0], E, R/W#, D/C#, CS#, RES#
Pin internally connected to V_{SS}: BS0, CL
Pin internally connected to V_{DD}: CLS
C2P, C2N, C1P, C1N, V_{BREF}, FB should be left open.

C1: 1.0uF (1)
C2: 2.2uF (1)
C3: 2.2uF (1)


Voltage at I_{REF} = V_{CC} – 2.5V. For V_{CC} = 12V, I_{REF} = 12.5uA:
R1 = (Voltage at I_{REF} - V_{SS}) / I_{REF}
= (12-2.5) / 12.5u
=760KΩ

Note
(1) The capacitor value is recommended value. Select appropriate value against module application.

14 应用示例

图 14-1：SSD1306Z 的应用示例

8080 并行接口模式的配置如下面的图所示：
(V_{DD}=2.8V, V_{CC} =12V, I_{REF}=12.5uA)



引脚连接到 MCU 接口：D[7:0], E，R/W#，D/C#，CS#，RES#
引脚内部连接到 V_{SS}: BS0, CL
引脚内部连接到 V_{DD}：CLS
C2P、C2N、C1P、C1N、V_{BREF}、FB 应保持打开状态。

C1: 1.0μF (1)
C2: 2.2μF (1)
C3: 2.2μF (1)


电压在 I_{REF} = V_{CC} – 2.5V。对于 V_{CC} = 12V，I_{REF} = 12.5uA：
R1 = (I_{REF} 处的电压 - V_{SS}) / I_{REF}
= (12-2.5) / 12.5u
=760KΩ

Note
(1) 电容器的数值为推荐值。根据模块应用选择合适的数值。

15 PACKAGE INFORMATION

15.1 SSD1306TR1 Detail Dimension

Figure 15-1 SSD1306TR1 Detail Dimension




Specification:
1. GENERAL TOLERANCE: ±0.05 mm
2.MATERIAL
PI: 75 ± 8 um
CU: 15 ± 3 um
ADHESIVE: 12 ± 3um
SR: 26 ± 14 um
TOLERANCE ± 0.200 mm
FLEX COATING: Min10 um
3.Plating : Sn 0.20 ±0.05 um
4. TAPESITE: 4 SPH,19 mm


15 包装信息

15.1 SSD1306TR1 详细尺寸


图15-1 SSD1306TR1 详细尺寸



Specification:
1. GENERAL TOLERANCE: ±0.05 mm
2.MATERIAL
PI: 75 ± 8 um
CU: 15 ± 3 um
ADHESIVE: 12 ± 3um
SR: 26 ± 14 um
TOLERANCE ± 0.200 mm
FLEX COATING: Min10 um
3.Plating : Sn 0.20 ±0.05 um
4. TAPESITE: 4 SPH,19 mm




MIRROR DESIGN



MIRROR DESIGN

15.2 SSD1306Z Die Tray Information


Figure 15-2 : SSD1306Z die tray information



SPEC	
	MM
(L1)	76.00±0.10
(L2)	68.10±0.10
(L3)	68.20±0.10
(T)	4.20±0.05
(SX)	8.95
(SY)	6.10
(S)	10.83
(X)	6.91±0.05
(Y)	1.00±0.05
(Z)	0.41±0.05
(Px)	8.30±0.05
(Py)	2.20±0.05
(Nx)	8
(Ny)	30
(N)	240
(P1)	1.60
(P2)	1.40
(P3)	0.65

15.2 SSD1306Z 芯片托盘信息

图 15-2：SSD1306Z 芯片托盘信息



SPEC	
	MM
(L1)	76.00±0.10
(L2)	68.10±0.10
(L3)	68.20±0.10
(T)	4.20±0.05
(SX)	8.95
(SY)	6.10
(S)	10.83
(X)	6.91±0.05
(Y)	1.00±0.05
(Z)	0.41±0.05
(Px)	8.30±0.05
(Py)	2.20±0.05
(Nx)	8
(Ny)	30
(N)	240
(P1)	1.60
(P2)	1.40
(P3)	0.65

Solomon Systech reserves the right to make changes without notice to any products herein. Solomon Systech makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Solomon Systech assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any, and all, liability, including without limitation consequential or incidental damages. “Typical” parameters can and do vary in different applications. All operating parameters, including “Typical” must be validated for each customer application by the customer’s technical experts. Solomon Systech does not convey any license under its patent rights nor the rights of others. Solomon Systech products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Solomon Systech product could create a situation where personal injury or death may occur. Should Buyer purchase or use Solomon Systech products for any such unintended or unauthorized application, Buyer shall indemnify and hold Solomon Systech and its offices, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Solomon Systech was negligent regarding the design or manufacture of the part.

All Solomon Systech Products complied with six (6) hazardous substances limitation requirement per European Union (EU) “Restriction of Hazardous Substance (RoHS) Directive (2002/95/EC)” and China standard “电子信息产品污染控制标识要求 (SJ/T11364-2006)” with control Marking Symbol . Hazardous Substances test report is available upon requested.

http://www.solomon-systech.com

索罗门科技保留在不事先通知的情况下对本文所述任何产品进行更改的权利。索罗门科技不对其产品适用于任何特定用途作出任何保证、陈述或担保，索罗门科技也不承担因任何产品或电路的应用或使用而引起的任何责任，并明确否认任何及所有责任，包括但不限于间接或附带损害。“典型”参数在不同应用中可能会有所变化。所有操作参数，包括“典型”参数，必须由客户的技术专家为每个客户应用进行验证。索罗门科技不授予其专利权或他人权利下的任何许可。索罗门科技的产品并非为手术植入体内的系统或其他旨在支持或维持生命的应用，或任何其他因产品失效可能造成严重后果的应用而设计、意图或授权使用。

所有所罗门光电产品均符合欧盟（EU）“限制有害物质指令（RoHS指令 2002/95/EC）”及中国标准“电子信息产品污染控制标识要求（SJ/T11364-2006）”中六（6）种有害物质的限制要求，并带有标示符号。可根据要求提供有害物质测试报告。

http://www.solomon-systech.com

SSD1306

Application Note

128 x 64 Dot Matrix
OLED/PLED Segment/Common Driver with Controller

Confidential to Univision Technology Inc.

This document contains information on a new product. Specifications and information herein are subject to change without notice.

 Copyright © 2008 **Solomon Systech Limited**

SSD1306

应用说明

128 x 64 点阵 OLED/PLED 段/公共驱动器带控制器

Confidential to Univision Technology Inc.

此文档包含有关新产品的信息。此处的规格和信息如有更改，恕不另行通知。

 版权所有 © 2008 索罗门系统有限公司

TABLE OF CONTENTS

1 INTRODUCTION 3

2 CHARGE PUMP REGULATOR 3

2.1 Command Table for Charge Bump Setting 3

3 SOFTWARE CONFIGURATION 5

TABLE OF FIGURES

Figure 1 : Application Example of SSD1306Z with charge bump 4
Figure 2 : Software Initialization Flow Chart 5

Confidential to Univision Technology Inc.

目录

1 引言 3 2 电荷泵稳压器 3 2.1 电荷泵设置指令表 3 3 软件配置 5

图表目录

图 1：SSD1306Z 应用示例及充电升压.4 图 2：软件初始化流程图.5

Confidential to Univision Technology Inc.

1 Introduction

This application note of SSD1306 is written to explain the charge pump regulator function of SSD1306. SSD1306 is a single-chip CMOS OLED/PLED driver with controller for organic / polymer light emitting diode dot-matrix graphic display system. It consists of 128 segments and 64 commons. This IC is designed for Common Cathode type OLED panel.

For the detailed characteristics of the driver IC, please refer to SSD1306 datasheet.

2 Charge Pump Regulator

The internal regulator circuit in SSD1306 accompanying only 2 external capacitors can generate a 7.5V voltage supply, $V_{CC,}$ from a low voltage supply input, V_{BAT}. The V_{CC} is the voltage supply to the OLED driver block. This is a switching capacitor regulator circuit, designed for handheld applications. This regulator can be turned on/off by software command setting.

- Power supply
  - V_{DD} = 1.65V to 3.3V,<V_{BAT} for IC logic
  - V_{BAT} = 3.3V to 4.2V for charge pump regulator circuit

- Pins description for related pins of the charge pump regulator
  - V_{BAT} – Power supply for charge pump regulator circuit.

Status	V_{BAT}	V_{DD}	V_{CC}
Enable charge pump	Connect to external V_{BAT} source	Connect to external V_{DD} source	A capacitor should be connected between this pin and V_{SS}
Disable charge pump	Connect with V_{DD} pin	Connect to external V_{DD} source	Connect to external V_{CC} source

  - C1P/C1N – Pin for charge pump capacitor; Connect to each other with a capacitor
  - C2P/C2N – Pin for charge pump capacitor; Connect to each other with a capacitor

2.1 Command Table for Charge Bump Setting

1. Charge Pump Command Table

D/C#	Hex	D7	D6	D5	D4	D3	D2	D1	D0	Command	Description
0	8D	1	0	0	0	1	1	0	1	Charge Pump Setting	A[2] = 0b, Disable charge pump(RESET) A[2] = 1b, Enable charge pump during display on **Note** (1) The Charge Pump must be enabled by the following command: 8Dh ; Charge Pump Setting 14h ; Enable Charge Pump AFh; Display ON
0	A[7:0]	*	*	0	1	0	A_2	0	0		

1 引言

这份关于SSD1306的应用说明旨在解释SSD1306的充电泵稳压器功能。SSD1306是一款用于有机/聚合物发光二极管点阵图形显示系统的单片CMOS OLED/PLED驱动器和控制器。它由128个段和64个公共端组成。该IC设计用于公共阴极型OLED面板。

有关驱动IC的详细特性，请参阅SSD1306数据手册。

2 级电荷泵稳压器

SSD1306 内部的调节器电路仅配合 2 个外部电容就能从低电压输入 V_{BAT} 生成 7.5V 电压供应 V_{CC}。V_{CC} 是 OLED 驱动模块的电压供应。这是一个开关电容调节器电路，设计用于手持设备应用。该调节器可以通过软件命令设置开/关。

- 电源 VDD = 1.65V 到 3.3V，<IC 逻辑电源 VBAT = 3.3V 到 4.2V 用于升压稳压电路

- 电荷泵稳压器相关引脚的引脚描述
  - V_{BAT} – 电荷泵稳压电路的电源。

状态	V_{BAT}	V_{DD}	V_{CC}
启用电荷泵	连接到外部 V_{BAT} 源	连接到外部 V_{DD} 源	电容器应连接在这个引脚和 V_{SS} 之间
禁用电荷泵	连接 V_{DD} pin	连接到外部 V_{DD} 源	连接到外部 V_{CC} 源

  - C1P/C1N – 电荷泵电容引脚；用电容将它们连接在一起
  - C2P/C2N – 电荷泵电容引脚；用电容将它们连接在一起


2.1 充电突增设置命令表

1. 电荷泵命令表

D/C#	十六进制	D7	D6	D5	D4	D3	D2	D1	D0	命令描述	
0	8D	1	0	0	0	1	1	0	1	充电 Pump 设置	A[2] = 0b，禁用充电泵(重置) A[2] = 1b，启用电荷泵显示时 **Note** (1) 电荷泵必须是通过以下命令启用： 8Dh；电荷泵设置 14小时；启用电荷泵 AFh；显示开启
0	A[7:0]	*	*	0	1	0	A_2	0	0		

Figure 1 : Application Example of SSD1306Z with charge bump

The configuration for 8080-parallel interface mode is shown in the following diagram:
(V_{DD}= 1.65V ~ 3.3V, < V_{BAT} , V_{BAT}=3.3V~4.2V, I_{REF}=12.5uA)



Pin connected to MCU interface: D[7:0], E, R/W#, D/C#, CS#, RES#
Pin internally connected to V_{SS}: BS0, CL
Pin internally connected to V_{DD}: CLS
VBREF, FR should be left open.


C1, C4, C6, C7: 1.0uF (1)
C2, C3: 2.2uF (1)

Voltage at I_{REF} = V_{CC} – 2.5V. For V_{CC} = 7.5V, I_{REF} = 12.5uA:
R1 = (Voltage at I_{REF} - V_{SS}) / I_{REF}
= (7.5-2.5) / 12.5u
=400KΩ

Note
(1) The capacitor value is recommended value. Select appropriate value against module application.

图1：带电荷提升的SSD1306Z应用示例

8080 并行接口模式的配置如下面的图所示：
(V_{DD}= 1.65V ~ 3.3V, < V_{BAT} , V_{BAT}=3.3V~4.2V, I_{REF}=12.5微安)



连接到MCU接口的引脚：D[7:0], E，R/W#，D/C#，CS#，RES#
引脚内部连接到 V_{SS}：BS0，CL
引脚内部连接到 V_{DD}：CLS
VBREF，FR 应保持打开。

C1, C4, C6, C7: 1.0μF (1)
C2, C3: 2.2μF (1)

电压在 I_{REF} = V_{CC} – 2.5V。对于 V_{CC} = 7.5V，I_{REF} = 12.5uA：
R1 = (I_{REF} 处的电压 - V_{SS}) / I_{REF}
= (7.5-2.5) / 12.5u
=400千欧


Note
(1) 电容器的数值为推荐值。根据模块应用选择合适的数值。

Confidential to Solomon Technology Inc.

3 Software Configuration

SSD1306 has internal command registers that are used to configure the operations of the driver IC. After reset, the registers should be set with appropriate values in order to function well. The registers can be accessed by MPU interface in either 6800, 8080, SPI type with D/C# pin pull low or using I^2C interface. Below is an example of initialization flow of SSD1306. The values of registers depend on different condition and application.

Figure 2 : Software Initialization Flow Chart




Confidential
Univision Technology Inc.

3 软件配置

SSD1306 具有内部命令寄存器，用于配置驱动 IC 的操作。复位后，应将寄存器设置为适当的值以确保其正常工作。这些寄存器可以通过 MPU 接口访问，包括 6800、8080、SPI 类型（D/C# 引脚拉低）或者使用 I^2C 接口。下面是 SSD1306 初始化流程的示例。寄存器的值取决于不同的条件和应用。

图 2：软件初始化流程图



Confidential
Univision Technology Inc.

Solomon Systech reserves the right to make changes without notice to any products herein. Solomon Systech makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Solomon Systech assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any, and all, liability, including without limitation consequential or incidental damages. “Typical” parameters can and do vary in different applications. All operating parameters, including “Typical” must be validated for each customer application by the customer’s technical experts. Solomon Systech does not convey any license under its patent rights nor the rights of others. Solomon Systech products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Solomon Systech product could create a situation where personal injury or death may occur. Should Buyer purchase or use Solomon Systech products for any such unintended or unauthorized application, Buyer shall indemnify and hold Solomon Systech and its offices, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Solomon Systech was negligent regarding the design or manufacture of the part.

All Solomon Systech Products complied with six (6) hazardous substances limitation requirement per European Union (EU) “Restriction of Hazardous Substance (RoHS) Directive (2002/95/EC)” and China standard “电子信息产品污染控制标识要求 (SJ/T11364-2006)” with control Marking Symbol . Hazardous Substances test report is available upon requested.

http://www.solomon-systech.com

索罗门微电子保留对本文所述任何产品进行更改而不另行通知的权利。索罗门微电子对于其产品适用于任何特定用途不作任何保证、陈述或担保，也不承担因任何产品或电路的应用或使用而产生的任何责任，并明确否认任何及所有责任，包括但不限于间接或附带损害。“典型”参数在不同应用中可能会有所变化。所有操作参数，包括“典型”参数，必须由客户的技术专家针对每个客户应用进行验证。索罗门微电子不授予其专利权或他人权利下的任何许可。索罗门微电子产品并非为用作植入人体的外科手术系统组件、或用于支持或维持生命的其他应用，或任何其他在其失效会导致...的应用而设计、意图或授权使用。

所有所罗门光电产品均符合欧盟（EU）“限制有害物质指令（RoHS指令 2002/95/EC）”及中国标准“电子信息产品污染控制标识要求（SJ/T11364-2006）”中六（6）种有害物质的限制要求，并带有标示符号。可根据要求提供有害物质测试报告。

http://www.solomon-systech.com